스펙 · 삼성전자 / 공정설계
Q. 8대 공정 관련 책 추천 및 질문드립니다.
현재 삼성전자 메모리 또는 파운드리 공정개발 지원할 예정인 전기전자공학부 학생입니다! 제가 궁금한 것은 공정개발에 지원하기 위해선 8대 공정 공부가 필수인가요? 만약 꼭 필요하다면 학교에서 8대공정에 대해 제대로 배우지 못해서 전공책을 통해 공부해보고 싶은데 추천해실만한 책이 있나요?
2020.02.11
답변 4
- 아아톰 (atom)신우이엔지코이사 ∙ 채택률 81%
채택된 답변
반도체 8대 공정이란, 말 그대로 반도체가 웨이퍼부터 소자까지 거치는 프로세스를 말하며 기본적으로 공부해 두셔야 합니다. # 반도체 8대 공정 : 웨이퍼 - 산화공정 - 포토공정 - 식각공정 - 박막공정 - 금속배선공정 - EDS - 패키징 반도체 분야 취업을 준비하시는 분들이라면 이들 각 공정에 대한 특징, 또는 공정설비에 대한 개념을 이해해야 합니다. 더 세부적으로는 ETCH - CLEAN - IMP - DIFF - CVD - CMP - METAL - PHOTO 를 하나하나 검색 및 공부하시기 바랍니다. 아래 사이트 보시고 간단한 원리부터 공부해 보세요. https://it-author.com/semiconductor-process/
- 각각티슈에어부산코사장 ∙ 채택률 82%
채택된 답변
국비교육을 받으실 수 있으면 국비교육을 받는 것이 제일 좋습니다. 아니면 인강도 많이 있으니 인강을 들으시는게 더 좋아보입니다. 책으로 혼자공부했다는 아무래도 증명이 어려운 부분이 있습니다.
- 삼삼성전자 멘토삼성전자코전무 ∙ 채택률 87% ∙일치회사
채택된 답변
8대 공정에 대한 학습과 이해는 기본입니다. 전공 수준은 아니더라도 유튜브 강의나 8대 공정 정리해놓은 자료는 굉장히 많으니 참고 바랍니다.
- llIIIIl삼성전자코사장 ∙ 채택률 79% ∙일치회사
채택된 답변
공정개발에 지원하는데 8대 공정을 모르고 온다는건 말이되지 않습니다. 가장 기본중에 기본이기 때문입니다. 개인적으로 "VLSI 공정기술"이란 교재가 설명이 자세히 되어 있어서 읽어 볼만합니다. 요즘엔 유튜브에도 영상이 많으니 찾아보시면 도움이 됩니다.
함께 읽은 질문
Q. 삼성 자기소개서 1번 질문드립니다
파운드리 공정설계 인턴 희망하는데 자기소개 1번에 삼성전자라는 기업에 대해 지원한 동기를 써야할지 파운드리 사업부 공정설계 직무에 지원한 동기를 써야할지 잘 모르겠습니다. 만약 삼성전자라는 기업에 대한 지원동기를 쓴다면 포부에는 세부 직무에서의 포부를 쓰는게 더 좋을지도 궁금합니다
Q. 지금까지 한 활동들이 Etching/Deposition FSE에 도움이 될까요?
안녕하세요. 현재 전자공학과 3학년에 재학 중입니다. 지금까지 SPTA 패터닝 공정 실습, 오실로스코프 기반 범용 BJT&MOSFET I-V Curve Tracer, DRAM Noise 제거 High CMRR 실제 구현을 완료했습니다. 현재 저가형 증착기 설계 및 개발 프로젝트, 싱글칵테일 전구체를 활용한 IGO ALD 증착에 관해 DFT 시뮬레이션 및 분석 연구를 진행하고 있습니다. 내년 캡스톤으로는 RF Power Monitoring 시스템을 설계 및 구현할 예정입니다. 저는 FSE 직무로 가고싶지만 연구 주제를 DFT 시뮬레이션을 받았습니다. 이를 FSE 직무와 연관 지을 수 있는지, 앞으로 어떤 활동을 추가하면 좋을지 조언해주신다면 정말 감사하겠습니다. 또한 어떤 직무를 같이 준비하면 좋은지도 알려주신다면 감사하겠습니다. 영어 회화는 매일 공부하며 외국인 친구들과 프리토킹은 가능합니다.
Q. 안녕하세요. 파운드리 공정설계 자소서 4번 항목 질문입니다
안녕하세요. 이번에 파운드리고 공정설계 인턴 지원하려는 처음 자소서 써보는 전자과학생입니다. 제가 4번에 내용을 3개쓰면 1개당 디테일이 너무 부족해져서 2개정도 쓸 예정입니다. 일단 메인은 타대 학부연구생을 진행하면 RRAM 공정 레시피를 바꾸어 공정레시피 최적화 한거에 더 나아가 이중층구조를 도입하여 동작전압을 낮춘 것을 넣으려고 합니다. 그리고 서브로 파운드리 공정설계에 SRAM bit cell과 spice경험이 신기하게 있는 것을 봤습니다. 그래서 제가 예전에 연구실에서 8T-SRAM을 cadence virtuoso를 활용하여 직접 설계 및 레이아웃으로 LVS와 DRC를 통해 소자가 초미세화됨에 따라 배선과 tr의 중요성을 엮어서 이런식으로 내용을 써도 될까요? 어떻게 보면 회로설계에 가까운 것 같은데 JD만 보면 공설에도 서브로 활용할 수 있을 것 같아서 여쭤봅니다! 감사합니다!
궁금증이 남았나요?
빠르게 질문하세요.