면접 · 삼성전자 / 공정설계
Q. avp공정기술 면접 준비
avp 공정기술 직무면접 준비중인데요 패키지 공정에 대해 하이닉스 뉴스룸을 보며 공부중인데 공정순서나 이런거에 대해서 질문있습니다 공정공부시 WLCSP, 플립칩 범프공정, RDL 공정 순서들이 조금씩 유사하면서 다르던데 이런것도 다 공부해야하겠죠?? 어느정도까지 디테일하게 공부해야할지 감이 안잡힙니다!도움한번주십쇼
2024.05.05
답변 6
- 졸졸린왈루(주)KEC코사장 ∙ 채택률 98%
안녕하세요 멘티님 깊게 공부해놓을수록 좋습니다. pt면접으로도 어떤 내용이 나올지 모르니까, 대비할수있는한 깊게 하시는것이 좋습니다. 멘티님의 취업에 좋은 결과 있기를 바라겠습니다.
안경공대남삼성전자코부사장 ∙ 채택률 64% ∙일치회사안녕하세요 멘티님 딱 그정도의 수준으로 나오니까 너무 걱정하지마세요~ 저는 어떻게 전달하는지가 더 중요하다고 생각합니다
- 코코칭E삼성전자코부장 ∙ 채택률 65% ∙일치회사
안녕하세요. 일단 시간이 되신다면 전부 다 깊게 공부하시고, 시간이 안된다면 한 가지 공정에 대해 집중적으로 공부해보세요. 도움이 되셨다면 채택 부탁드립니다.
레시피를 전달하는 전도사(레전s)Applied Materials Korea코과장 ∙ 채택률 73% ∙일치직무안녕하세요, 멘티님 질문에 답변 드립니다. Q)AVP 면접을 위해서 어떻게 공부해야 될까요? A)현재 AVP 사업쪽 삼성 인원들과 함께 일하고 있는 엔지니어 입니다. 일단 삼성의 AVP 사업부는 총 3가지로 나눠졌습니다. 1)AVP 2)WP(Wafer Package) 3)TDI 입니다. 1)AVP 같은 경우 FOWLP,2.5D를 메인으로 기술 개발 및 양산을 하고 있습니다. 2)WP같은 경우 HBM을 메인으로 기술 개발 및 양산을 하고 있습니다. 3)TDI는 HCB(Hybrid copper bonding) 및 TSV 기술 개발을 중심으로 하고 있습니다. 지원 하신 부서가 만약 AVP라면 FOWLP과 2.5D가 메인이 될 것입니다. 여기서 주로 사용하는 Process는 Deposition 기준 RDL, PAD, Bump 등 입니다. 왜 FOWLP 및 2.5D 기술을 향후에 사용해야 되는지? 어떤 공정 기술이 WP 등에서 사용하던 것과 유사하게 사용되는지? 기술 개발에 있어서 문제가 되는 부분이나 개선해야 되는 것이 무엇이 있는지? 기술 로드맵을 어떻게 구성되어 있는지(HBM3->HBM3E->HBM4 등)? 등 고민하면 할 수록 스스로 대답을 찾아가는 방향이 생길 것이라고 생각합니다. 답변이 도움이 되셨으면 좋겠습니다.^^
- 탁탁기사삼성전자코사장 ∙ 채택률 77% ∙일치회사직무
pt면접 제시문이주어지고 거기에대한 질의응답을 하는방식으로 너무깊은 공부보다도 넓고 브로드하게 하는걸 추천드립니다. 제시문 읽을 수 있을 정도면 되고 위에 나열하신 정도는 알고가는게좋겠네요.
- ccw3268도쿄일렉트론코리아코이사 ∙ 채택률 94%
공정 명칭과 순서도 다르며 MR-MUF나 NCF 처럼 사용하는 전략도 다릅니다. 직무 면접 기준으로 당연히 말씀하신 WLP, FC 등등 다 공부하셔야 합니다. 더군다나 화생공이시면 패키지 소재도 알아 두셔야 되구요
댓글 3
대대밍이작성자2024.05.05
WLP,FC순서가 어떻게 다른지 이런 부분까지 알아야한단말씀이시죠?? 답변감사합니다
ccw32682024.05.05
네, 작년 하반기부터 삼성 PT면접이 부활했기에 pkg 공정 중 단위 공정에 대해 깊은 이해가 필요해 보입니다~
ccw32682024.05.05
채택 부탁드립니다!
함께 읽은 질문
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. 제 경험이 공정설계에 적합한가요?
안녕하세요. 저는 지거국 전자공학부 재학 중이며 4학년에 학점은 3.6입니다. 반도체 공정설계 직무 혹은 공정기술 직무를 검토하고 있어 현업자 관점의 조언을 구하고 싶습니다. DP/센서 연구실에서 석사 연구생의 프로젝트를 보조하며 Photo, Etching, 전극 절연 검증, 나노섬유 Transfer, 스퍼터링 증착 등 소자 제작 공정 및 데이터 분석을 경험했습니다. 특히 Photo Mask 제작과 어레이 센서 측정을 위한 Arduino 기반 측정 시스템 제작을 담당하여 프로젝트를 진행했습니다. 논문 게재까지 이어지지는 않았지만, 공정 조건·소자 구조·전기적 측정 결과의 연결을 배웠습니다. 이 경험이 공정설계 직무에 어필 가능한지, 혹은 공정기술·평가분석·패키지개발 쪽에 더 가까운지 궁금합니다. 공정설계 지원 시 강조할 부분과 보완할 역량도 조언해주시면 감사하겠습니다!
Q. 공정설계 직무 희망하는데 혼자서 TCAD 설계 의미있을까요
안녕하세요. 공정설계 직무 희망자입니다. 장비사 1년 퇴사 후, 공정 or 소자 직무 희망으로 재취업 준비중입니다. 그래서 졸업한지 꽤 오래 지났는데 학부시절 TCAD 소자설계 프로젝트에 대한 아쉬움이 남아있습니다.. (예를들어, 당시엔 HKMG 소자를 설계했지만, 지금 전력반도체 설계 및 최적화로 다시 도전해보고 싶기도하고 시뮬레이션 과정 많이 까먹기도 해서.. ) 무슨 프로젝트가 아니기 때문에 블로그 같은 거에 아예 처음부터 끝까지 설계하는 과정을 담으려고 하는데 이게 혼자 도전해보는게 의미가 있을까요? 위 활동이 추후 비메모리 업체 공정설계 직무 지원에 영향을 끼칠 수 있을까요? 결과적으로 파운드리 공정설계(삼성 아니어도 DB, 키파운드리, 온세미 PI 직무)를 원하지만 해당활동이 추후 공정기술직무나 (메모리) 양산기술 직무에서도 강점이 될 수 있을까요?
궁금증이 남았나요?
빠르게 질문하세요.