취업 · 삼성전자 / 공정설계
Q. MBCFET 단점
MBCFET 단점을인터넷에 찾아도 나오지 않네요ㅠㅠ 단점이 무엇이 있나요?
2022.10.16
함께 읽은 질문
- Q.Lorem ipsum dolor sit amet, consectet
- Q.Lorem ipsum dolor sit amet, consectet
- Q.Lorem ipsum dolor sit amet, consectet
궁금증이 남았나요?
빠르게 질문하세요.
취업 · 삼성전자 / 공정설계
MBCFET 단점을인터넷에 찾아도 나오지 않네요ㅠㅠ 단점이 무엇이 있나요?
2022.10.16
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요 YE팀을 준비하는 취준생입니다. 삼성전자에서는 TD>PA>YE 로 제품이 이관되는 것으로 알고 있습니다. 1) TD는 제품을 개발하고 규격을 정하는 일을 하고 있는 것으로 알고 있습니다. 근데 굳이 PA와 YE를 나눠둔 이유를 궁금합니다. 2) YE팀은 양산을 위해 존재하는 팀으로 알고 있습니다. 그럼 주로 어떤 일을 하는데 구체적으로 알고 싶습니다. 3) YE팀에 들어가기 위해 필요한 역량에 대해 알고 싶습니다, 저의 경험으론 TCAD 소자 시뮬레이션과 공정실습이 있는데 어필할 수 있는 부분과 더 필요한 역량도 알고 싶습니다. 글 읽어주셔서 감사합니다. 꼭 YE 팀 들어가서 후배가 되고 싶습니다.
현재 소자나 공정설계 or 공정기술이나 양산기술 로 변경할까 고민하고있습니다. 따라서 데이터 관련 국비지원 강의를 듣고 혼자 공부하려고 하는데 강의 선택중에 너무 고민이 많습니다.. 하루종일 찾았는데 어떤걸 들어야 제 스스로 추가적으로 공부를 더 하고 자소서에 쓰면 강점이 될지 고민입니다. 1 https://www.work24.go.kr/hr/a/a/3100/selectTracseDetl.do?tracseId=ACG20253001102181&tracseTme=23&cstmConsTme=&crseTracseSe=C0031&trainstCstmrId=500034225481&tracseReqstsCd=&focusId= 2 https://www.allwinedu.co.kr/ncs/main_lecture.html?course_id=15640 3. https://www.allwinedu.co.kr/ncs/main_lecture.html?course_id=15956
D1x부터 삼성전자가 EUV를 쓴다고 했던 예전 기사를 보았는데요. 그때부터 쓰던게 맞나요? 만약 맞다면, 현재 DRAM은 10nm 이상 선폭인 것으로 알고 있는데요. 7nm 이하 공정에서 사용하는게 EUV 아닌가요? DRAM에 쓸때 언제 사용하나요? 7nm 이상, 심지어 10nm 이상인 선폭인데 EUV를 사용하는건 마치 고성능 데스크톱으로 플래시게임하는 격 아닌가요? 제가 잘 이해가 안되서 여쭤봅니다. EUV는 파운드리에서도 WAFER 밑단에 있는 미세한 소자제작에 사용되고, 나머지는 DUV로 하는 것 아닌가요? 단면도를 보면, 위로 층이 올라갈수록 점점 선폭이 두꺼워지는 그림을 많이 봐서요. 그리고 이렇게 위로 갈수록 두꺼워지는 이유는 뭔가요?
안녕하세요 YE팀을 준비하는 취준생입니다. 삼성전자에서는 TD>PA>YE 로 제품이 이관되는 것으로 알고 있습니다. 1) TD는 제품을 개발하고 규격을 정하는 일을 하고 있는 것으로 알고 있습니다. 근데 굳이 PA와 YE를 나눠둔 이유를 궁금합니다. 2) YE팀은 양산을 위해 존재하는 팀으로 알고 있습니다. 그럼 주로 어떤 일을 하는데 구체적으로 알고 싶습니다. 3) YE팀에 들어가기 위해 필요한 역량에 대해 알고 싶습니다, 저의 경험으론 TCAD 소자 시뮬레이션과 공정실습이 있는데 어필할 수 있는 부분과 더 필요한 역량도 알고 싶습니다. 글 읽어주셔서 감사합니다. 꼭 YE 팀 들어가서 후배가 되고 싶습니다.
현재 소자나 공정설계 or 공정기술이나 양산기술 로 변경할까 고민하고있습니다. 따라서 데이터 관련 국비지원 강의를 듣고 혼자 공부하려고 하는데 강의 선택중에 너무 고민이 많습니다.. 하루종일 찾았는데 어떤걸 들어야 제 스스로 추가적으로 공부를 더 하고 자소서에 쓰면 강점이 될지 고민입니다. 1 https://www.work24.go.kr/hr/a/a/3100/selectTracseDetl.do?tracseId=ACG20253001102181&tracseTme=23&cstmConsTme=&crseTracseSe=C0031&trainstCstmrId=500034225481&tracseReqstsCd=&focusId= 2 https://www.allwinedu.co.kr/ncs/main_lecture.html?course_id=15640 3. https://www.allwinedu.co.kr/ncs/main_lecture.html?course_id=15956
D1x부터 삼성전자가 EUV를 쓴다고 했던 예전 기사를 보았는데요. 그때부터 쓰던게 맞나요? 만약 맞다면, 현재 DRAM은 10nm 이상 선폭인 것으로 알고 있는데요. 7nm 이하 공정에서 사용하는게 EUV 아닌가요? DRAM에 쓸때 언제 사용하나요? 7nm 이상, 심지어 10nm 이상인 선폭인데 EUV를 사용하는건 마치 고성능 데스크톱으로 플래시게임하는 격 아닌가요? 제가 잘 이해가 안되서 여쭤봅니다. EUV는 파운드리에서도 WAFER 밑단에 있는 미세한 소자제작에 사용되고, 나머지는 DUV로 하는 것 아닌가요? 단면도를 보면, 위로 층이 올라갈수록 점점 선폭이 두꺼워지는 그림을 많이 봐서요. 그리고 이렇게 위로 갈수록 두꺼워지는 이유는 뭔가요?
답변 4
안녕하세요. 반도체라는게 원할 때 전류가 흐르고 원하지 않을 때 전류를 차단할 수 있또록 설계된 회로인데, 다시 말하면 전기 전도도를 제어할 수 있는 소자라는 것이죠. 그래서 가장 큰 문제점은 누설전류를 제어하는 게 핵심인데, 반도체가 공정이 더 나노화 되면서 누설전류 위험성이 더 커지고 있죠. 이를 최소화 하고자, Planar -> FinFET -> GAA -> MBCFET 바뀌고 있는 것은 알고 계시겠죠. 일단 Multi Bridge Channel FET이 GAA에서 가로로 넓게 접촉면적을 넓혀 성능도 우수하게 하고 누설 전류 컨트롤도 용이하게 한 구조이죠. 삼성전자가 MBCFET을 가지고 3nm이하 미세 공정싸움에서는 우위를 가진다고 하는데, 양산 과정에서 제대로 수율이 나와야 될 것입니다. TSMC의 높은 수율 그리고 균일한 품질 이것을 이겨서 고객들의 마음을 뺏어야겠죠. 결국에 다시 말씀드리면 기술력으로는 누설전류를 잡아주고 반도체 효과의 증대를 높여주는 최고의 기술입니다. 하지만 양산 시 수율이 잘나와야하는데 이제 그것을 보여줄 때죠. 양산 시에 새 회로에 제대로 금속 증착 이 되는지, 다른 공정들도 잘 탈 없이 잘 되는지 중간에 누설전류 흐름 계측 스텝에서 잘 넘어가는지 이것을 해야할 때입니다. 이상 답변 마치겠습니다. 채택 바랍니다.