Q. 삼성전자 파운드리 회로설계 4번 질문
안녕하세요.
삼성전자 DS 파운드리 회로설계 자소서
4번항목중
ADPLL을 설계한 프로젝트 경험을 작성하는데,
'sparameter simulation을 사용해 output input의 c/v curve를 check 해서 fanout 문제를 확인했습니다. 이를 buffer를 연결하여 capacitace을 보충하여 해결하였습니다.'
제가 제출후 확인 하였는데, 논리적으로 연결 되지 않고 모호하게 썻다고 생각 됩니다.
현직자 분들은 어떻게 생각하시는지 댓글 남겨 주시면 정말 감사드리겠습니다,
바쁘신 와중에 읽어주시고 답변해 주셔서 정말 감사드립니다.
또한 프로젝트를 진행하면서 발생한 어려움이나 해결 과정, 그리고 어떤 방식으로 설계를 최적화하였는지 등을 추가적으로 언급해주시면 좋을 것 같습니다. 이를 통해 더욱 구체적으로 자신의 역량을 보여줄 수 있을 것입니다.
마지막으로, ADPLL 설계 프로젝트에 대해 더 자세히 설명할 수 있는 기회가 있다면 추가적으로 언급해주시는 것도 좋을 것 같습니다. 예를 들어, 어떤 기술적인 도전이 있었는지, 어떤 결과를 얻었는지 등을 구체적으로 언급해주시는 것이 좋습니다.
이렇게 구체적이고 명확한 기술력을 언급해주시면, 실제 삼성전자에서 회로설계 업무를 수행할 수 있는 역량을 가진 지원자로 보일 수 있을 것입니다. 더욱 자세하고 구체적인 설명을 추가해주시면 좋을 것 같습니다. 감사합니다.
2024.03.20