자소서 · 삼성전자 / 회로설계

Q. 삼성전자 파운드리 회로설계 4번 질문

안녕하세요. 삼성전자 DS 파운드리 회로설계 자소서 4번항목중 ADPLL을 설계한 프로젝트 경험을 작성하는데, 'sparameter simulation을 사용해 output input의 c/v curve를 check 해서 fanout 문제를 확인했습니다. 이를 buffer를 연결하여 capacitace을 보충하여 해결하였습니다.' 제가 제출후 확인 하였는데, 논리적으로 연결 되지 않고 모호하게 썻다고 생각 됩니다. 현직자 분들은 어떻게 생각하시는지 댓글 남겨 주시면 정말 감사드리겠습니다, 바쁘신 와중에 읽어주시고 답변해 주셔서 정말 감사드립니다.