Q. 아날로그 회로설계 석사 취업시 논문 실적

답변 6

• 메

  메에모리삼성전자

  코상무 ∙ 채택률 48% ∙

  회사

  일치

  ---

  논문 실적이 중요하긴 하지만 석사인 만큼 학부 성적이랑 석사학교도 중요한 것 같습니다.

  ---
• 멘

  멘토 호날도KT

  코전무 ∙ 채택률 58%

  ---

  ● 채택 부탁드립니다 ● 아날로그 회로설계 석사라면 논문 편수 자체보다 실제로 어떤 회로를 설계했고 칩 제작과 측정까지 어느 수준으로 주도했는지가 더 중요합니다. 논문 실적은 연구역량을 증명하는 좋은 자료지만 논문이 많다고 채용이 보장되거나 없다고 크게 불리하다고 보기는 어렵습니다. 따라서 신생 랩에서 석사가 칩 전체 설계와 검증을 주도할 수 있다면 취업 관점에서도 상당한 장점이 있습니다. 반대로 대형 랩이라도 좋은 주제와 칩 제작 기회가 충분하다면 선배들의 경험과 연구 인프라를 활용할 수 있다는 장점이 있습니다. 특정 랩 출신 선배가 사내에 많다는 것도 간접적인 이점은 있을 수 있지만 채용에서 공식적인 가산점처럼 생각하면 안 됩니다. 랩 이름보다 최근 석사 졸업생의 취업처와 칩 제작 횟수, 본인이 맡는 설계 범위, 측정 경험을 비교해서 선택하는 것을 추천드립니다.

  ---
• P

  PRO액티브현대트랜시스

  코부사장 ∙ 채택률 100%

  ---

  질문하신 상황이라면 저는 두 랩 중에서 단순히 논문 편수나 랩 규모를 기준으로 선택하지 않는 것을 추천드립니다. 아날로그 회로설계로 반도체 대기업을 목표로 한다면 석사 과정에서 실제로 어떤 회로를 설계했고 어느 수준까지 직접 해봤는지가 상당히 중요합니다. 실제 SK하이닉스의 회로설계 직무만 보더라도 Analog Circuit Design뿐 아니라 선행회로 연구와 제품 설계 그리고 불량 분석과 수율 개선까지 업무 범위가 넓고 단위회로부터 Full Chip 수준의 경험을 요구하는 방향입니다. 따라서 석사생이 칩 전체를 직접 맡고 교수에게 바로 피드백을 받을 수 있다는 첫 번째 랩의 장점은 생각보다 큽니다. 논문은 분명 도움이 됩니다. 다만 논문 개수 자체가 채용을 결정한다고 보는 것은 과장입니다. 예를 들어 같은 아날로그 회로 논문이라도 본인이 회로 설계와 시뮬레이션과 레이아웃과 검증에 어느 정도 관여했는지에 따라 면접에서 설명할 수 있는 깊이가 완전히 달라집니다. 반대로 논문은 많지만 실제로는 박사과정 학생이 대부분 설계하고 본인은 일부 시뮬레이션이나 데이터 정리만 했다면 취업 관점에서는 생각보다 강력하지 않을 수 있습니다. 특히 아날로그는 면접에서 논문 제목보다 왜 이 토폴로지를 선택했는지 트랜지스터 크기를 왜 그렇게 잡았는지 Gain과 Bandwidth와 Noise와 Power 사이의 Trade off를 어떻게 잡았는지 Layout 이후 어떤 문제가 발생했고 어떻게 해결했는지를 물어볼 가능성이 높습니다. 결국 논문은 좋은 증거이고 핵심은 그 논문 안에서 본인이 실제 설계자로서 무엇을 했느냐입니다. 출신 랩에 이미 해당 기업 입사자가 여러 명 있다는 것도 분명 플러스가 될 수 있습니다. 다만 이것을 서류에서 랩 이름만 보고 가산점을 받는다는 식으로 생각하면 안 됩니다. 공식 채용공고에서 특정 연구실 출신을 우대한다고 명시하는 경우가 아니라면 채용 담당자가 랩 이름만으로 점수를 주는 구조라고 보기는 어렵습니다. 대신 해당 랩에서 어떤 연구를 하는지 이미 회사 내부에서 알고 있고 해당 교수나 선배를 통해 연구 수준과 학생들의 역량을 어느 정도 신뢰할 수 있다면 간접적인 효과는 충분히 발생할 수 있습니다. 특히 면접관이 그 랩 출신 선배를 알고 있거나 비슷한 연구를 해본 경험이 있다면 지원자의 연구 내용을 빠르게 이해할 수 있다는 장점도 있습니다.

  ---
• 

  방산러LIG넥스원

  코부장 ∙ 채택률 98%

  ---

  안녕하세요. 아날로그 회로설계 석사 신입 채용에서는 논문 개수보다 실제 설계 경험과 프로젝트 완성도를 더 중요하게 보는 경우가 많습니다. SCI 논문이 있으면 분명 플러스 요소이지만, 논문만으로 합격이 결정되지는 않습니다. 오히려 테이프아웃 경험, Cadence 활용, 측정 및 디버깅 경험을 얼마나 깊게 설명할 수 있는지가 면접에서 더 큰 비중을 차지합니다. 랩 출신 선배가 많은 연구실은 추천이나 정보 측면에서 다소 유리할 수 있지만, 절대적인 합격 요인은 아닙니다. 교수님에게 직접 피드백을 많이 받고 성장할 수 있는 환경이라면 신생 랩도 충분히 좋은 선택입니다. 결국 취업에서는 **'어떤 랩 출신인가'보다 '무엇을 직접 설계하고 해결했는가'**가 더 중요합니다. 장기적으로는 본인이 가장 많은 실무 역량을 쌓을 수 있는 연구실을 선택하는 것을 추천드립니다.

  ---
• 

  합격 메이트삼성전자

  코부사장 ∙ 채택률 77% ∙

  회사

  일치

  ---

  멘티님. 안녕하세요. ​아날로그 회로설계 직무는 석사 채용 시 단순 논문 실적 자체보다 직접 블록을 설계하고 테이프아웃 과정을 거쳐 칩 측정까지 마친 실무 경험을 가장 높게 평가합니다. 논문 건수보다는 본인이 메인으로 칩 전체 스펙을 정의하고layout 측정까지 주도해 본 경험이 면접에서 압도적인 직무 전문성으로 작용합니다. ​대형 랩의 사내 선배 네트워크는 서류 가산점보다는 실무 면접에서 유사 과제나 측정 환경을 공유했다는 측면에서 이해도를 어필하기에 유리합니다. 지도교수님의 밀착 지도하에 칩 전체 설계 프로세스를 완주할 수 있는 신생 랩 환경 역시 석사 신입으로서 매우 강한 실무 무기를 만들 수 있습니다. 결국 어느 랩이든 본인이 직접 실물 칩을 측정해 본 데이터를 확보하는 것이 핵심 성공 요인입니다. ​응원하겠습니다.

  ---
• 탁

  탁기사삼성전자

  코사장 ∙ 채택률 77% ∙

  회사

  일치

  ---

  석사는 사실 학석 같이뽑고 연차만 2년 더 쳐주지 학사와거의동일 취급시 됩니다. 따라서 박사생각이아니시라면 교수님 지도하에 논문을 쓰고(2년짧으니..)신경 잘 써주시는 곳을 저는 갈 것이고 박사생각까지있으면 유명랩 가는기 맞습니다. 그리고 석사에서 논문 안쓰고오신분들도있으나 대부분 갖고있긴해요 ㅎ 쓰시는것을 추천하고 여러 명 있어도 박사경력 추천채용 아니고서야 유리하거나 그런건 크게없습니당

  ---