직무 · 삼성전자 / 회로설계
Q. ADC 회로 아날로그 비교기 활용
강강줜
ADC에 아날로그 회로의 비교기가 사용되나요?
2025.03.19
함께 읽은 질문
- Q.Lorem ipsum dolor sit amet, consectet
- Q.Lorem ipsum dolor sit amet, consectet
- Q.Lorem ipsum dolor sit amet, consectet
궁금증이 남았나요?
빠르게 질문하세요.
직무 · 삼성전자 / 회로설계
ADC에 아날로그 회로의 비교기가 사용되나요?
2025.03.19
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요. 삼성전자 DX 가전사업부 회로설계 직무 면접 보게 되었습니다. 면접 전에 직무에 대한 조금 더 깊이 있는 이해가 필요하고, 현직자분들의 직무적인 고민들이 궁금하여 질문 남기게 되었습니다. 1. 일하면서 보람을 느낄 때 or 가장 힘들때가 무엇인가요? 2. 어떤 유관부서와 일을 많이 하나요? 3. 지금 직무적으로 고민하고 계신 것이 있다면 무엇인가요? 4. 해당 직무로 유능한 사원들의 특징이 무엇인가요? 답변해주시면 정말 감사드리겠습니다. MX사업부, VD사업부 이신분들의 답변도 환영합니다. 읽어주셔서 감사합니다.
안녕하세요, 이번에 MX 회로 개발에 서류 붙고, gsat 준비하고 있는 취준생입니다. 우선, 현재 제 스펙에 대해 말씀드리겠습니다. 학부 : ssh 전전, 학점 : 4.1/4.5 학부 연구생 (1) : high speed io 연구실에서 skew/jitter 최적화, channel에 의한 ISI를 제거하는 FFE 설계로 Signal integrity 확보 전공 플젝 : CNN 가속기 설계 & Ternary quantization으로 power 최적화 동아리 경험 : DDR4 DFI(JESD 문서 참고)를 RTL level로 설계 후 최종 발표 우선 질문은 다음과 같습니다. Q1 : MX 회로 개발 학석사 비율이 어느정도 되나요?? Q2 : 학부연구생 경험을 좀 어필하고 싶네요.. 그래도 가장 열심히 했던 경험이라.. 혹시 저 경험이 어필이 될 지 궁금합니다. Q3 : pcb hw 다뤄본 경험이 많지 않은데.. 결격 사유인 지 궁금합니다. 감사합니다!
안녕하세요! 현재 디지털 회로설계 직무를 희망하고 있는 3학년을 마친 대학생입니다. 올해 삼성전자 JD를 보던 도중 질문이 있어 이렇게 질문 남깁니다. JD에는 ROLE, 추천과목, Requirements&Pluses가 각각 정리되어 있더라구요! 그런데 ROLE을 보면 Digital/Analog 회로설계, Solution제품개발, 설계회로검증 등 한 직무에도 다양한 역할들이 있는 것을 확인할 수 있었습니다. 1. 그렇다면 여기서 각 ROLE이 사업부 내 "팀(부서)"가 되는 것인가요? 2. ROLE이 생각보다 정말 다양한 업무가 포진되어있던데 ROLE에 나온 모든 역량을 챙겨서 면접에 임해야하는 것인지도 궁금합니다. 면접, 특히 직무면접을 준비할 때에는 추천과목과 Requirements정도만 필수로 준비해두면 되는 걸까요?? 3. 한 ROLE을 타겟팅하여 이력서를 작성했다고 할 때, 만약 그 ROLE에 TO가 없다면 아무리 잘했더라도 최탈하게 되는 것인지 궁금합니다!
안녕하세요. 삼성전자 DX 가전사업부 회로설계 직무 면접 보게 되었습니다. 면접 전에 직무에 대한 조금 더 깊이 있는 이해가 필요하고, 현직자분들의 직무적인 고민들이 궁금하여 질문 남기게 되었습니다. 1. 일하면서 보람을 느낄 때 or 가장 힘들때가 무엇인가요? 2. 어떤 유관부서와 일을 많이 하나요? 3. 지금 직무적으로 고민하고 계신 것이 있다면 무엇인가요? 4. 해당 직무로 유능한 사원들의 특징이 무엇인가요? 답변해주시면 정말 감사드리겠습니다. MX사업부, VD사업부 이신분들의 답변도 환영합니다. 읽어주셔서 감사합니다.
안녕하세요, 이번에 MX 회로 개발에 서류 붙고, gsat 준비하고 있는 취준생입니다. 우선, 현재 제 스펙에 대해 말씀드리겠습니다. 학부 : ssh 전전, 학점 : 4.1/4.5 학부 연구생 (1) : high speed io 연구실에서 skew/jitter 최적화, channel에 의한 ISI를 제거하는 FFE 설계로 Signal integrity 확보 전공 플젝 : CNN 가속기 설계 & Ternary quantization으로 power 최적화 동아리 경험 : DDR4 DFI(JESD 문서 참고)를 RTL level로 설계 후 최종 발표 우선 질문은 다음과 같습니다. Q1 : MX 회로 개발 학석사 비율이 어느정도 되나요?? Q2 : 학부연구생 경험을 좀 어필하고 싶네요.. 그래도 가장 열심히 했던 경험이라.. 혹시 저 경험이 어필이 될 지 궁금합니다. Q3 : pcb hw 다뤄본 경험이 많지 않은데.. 결격 사유인 지 궁금합니다. 감사합니다!
안녕하세요! 현재 디지털 회로설계 직무를 희망하고 있는 3학년을 마친 대학생입니다. 올해 삼성전자 JD를 보던 도중 질문이 있어 이렇게 질문 남깁니다. JD에는 ROLE, 추천과목, Requirements&Pluses가 각각 정리되어 있더라구요! 그런데 ROLE을 보면 Digital/Analog 회로설계, Solution제품개발, 설계회로검증 등 한 직무에도 다양한 역할들이 있는 것을 확인할 수 있었습니다. 1. 그렇다면 여기서 각 ROLE이 사업부 내 "팀(부서)"가 되는 것인가요? 2. ROLE이 생각보다 정말 다양한 업무가 포진되어있던데 ROLE에 나온 모든 역량을 챙겨서 면접에 임해야하는 것인지도 궁금합니다. 면접, 특히 직무면접을 준비할 때에는 추천과목과 Requirements정도만 필수로 준비해두면 되는 걸까요?? 3. 한 ROLE을 타겟팅하여 이력서를 작성했다고 할 때, 만약 그 ROLE에 TO가 없다면 아무리 잘했더라도 최탈하게 되는 것인지 궁금합니다!
답변 6
안녕하세요, 회로설계 멘토 삼코치 입니다:) ADC, 즉 아날로그-디지털 변환기 회로에서는 아날로그 비교기의 활용이 매우 중요하며, 이는 변환 정확도와 동작 속도에 직접적인 영향을 미치는 핵심 회로입니다. 비교기는 아날로그 입력 신호와 기준 전압을 비교해 어느 쪽이 더 큰지를 판단하는 역할을 하며, ADC의 구조에 따라 다양한 방식으로 적용됩니다. 가장 기본적인 구조인 플래시 ADC에서는 비교기가 병렬로 다수 사용됩니다. 예를 들어 N비트 해상도를 갖는 플래시 ADC의 경우 2ⁿ–1개의 비교기가 필요하며, 각 비교기는 기준 전압 분압망에서 얻은 고정 전압과 입력 전압을 비교합니다. 그 결과는 디지털 인코더를 통해 이진 코드로 변환됩니다. 이 구조는 매우 빠른 속도를 갖지만, 비교기의 수가 많아 면적과 전력 소모가 크다는 단점이 있습니다. SAR ADC에서는 단일 비교기가 반복적으로 사용됩니다. 디지털 제어를 통해 DAC에서 생성된 전압과 입력 전압을 비교한 결과를 기반으로, 비트 단위로 최종 디지털 값을 결정해 나가는 구조입니다. 이 과정에서 비교기의 오프셋과 응답 속도가 전체 변환 정확도와 속도를 좌우하게 됩니다. 따라서 설계 시 비교기의 offset trimming, 지터 최소화, slew rate 최적화 등 세부 요소에 대한 정교한 설계가 필요합니다. 파이프라인 ADC의 경우에는 각 스테이지마다 간단한 sub-ADC가 포함되며, 이 sub-ADC 안에도 비교기가 포함됩니다. 각 스테이지에서의 비교 결과는 잔여 전압을 증폭하고 다음 스테이지로 전달하는 데 사용되며, 비교기의 정밀도와 지연시간이 전체 ADC 성능에 누적적으로 영향을 줍니다. 결국, 대부분의 ADC 구조는 아날로그 비교기를 중심으로 동작하며, 이 회로가 얼마나 정밀하고 빠르게 작동하느냐에 따라 ADC의 해상도와 샘플링 속도가 결정됩니다. 아날로그 회로설계 직무에서 ADC를 다루게 될 경우, 이러한 비교기의 동작 원리, 전기적 특성, 레이아웃 상의 고려사항 등에 대한 이해가 필수적이며, 이를 기반으로 다양한 아키텍처의 최적 설계를 수행할 수 있어야 합니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor
채택된 답변
