직무 · 삼성전자 / 회로설계
Q. HBM PIM 관련
강강줜
삼성전자 HBM PIM에 활용되는 회로 IP는 어떠한 것들이 있나요?
2025.03.03
함께 읽은 질문
- Q.Lorem ipsum dolor sit amet, consectet
- Q.Lorem ipsum dolor sit amet, consectet
- Q.Lorem ipsum dolor sit amet, consectet
궁금증이 남았나요?
빠르게 질문하세요.
직무 · 삼성전자 / 회로설계
삼성전자 HBM PIM에 활용되는 회로 IP는 어떠한 것들이 있나요?
2025.03.03
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요. 현재 중고신입으로 해당 기업 디지털회로설계 직무에 대해 현직자 인터뷰를 너무 하고싶어서 글 남깁니다!! 해주신다면 작지만 소정의 사례도 하고싶습니다!! 저에겐 현직자 인터뷰타 꼭 필요해서, 해당 분야에서 일하고 계신 분들께서 현직자 인터뷰 가능하시다면 꼭!! 댓글이나 쪽지 부탁드립니다!! 감사합니다!
삼성전자 dx 3급 신입 사원에 지원하고 9월 3일에 서류 마감이라 결과가 아직 안나왔는데요. 편입 전학교(1-2학년) 성적 증명서와 편입 후 학교 성적 증명서(3-4학년) pdf 합본해서 냈어야 하는데 편입 후 학교 성적 증명서만 냈습니다… 편입 전학교는 학과가 지원 직무랑 완전히 무관하고, 후 학교는 틀린 내용 없이 잘 적었습니다. 엑셀로 이수교과목은 전 학년 다 적어서 냈습니다… 메일이랑 1:1 문의 바로 드리고 다시 내겠다고 해서 다시 전학년 성적증명서 첨부해서 보낼 건데, 이 때문에 내용상관없이 아예 불합격 처리되나요? 진짜 열심히 준비했는데 멘탈이 터져서 죽을 것 같습니다…
안녕하세요, 학부를 졸업한지 반년이 지난 취준생이고, 현재 석사과정 재학중입니다. 학부때 집적회로 분야를 집중적으로 수강했고, MPW에 참여하여 Virtuoso를 활용한 Tapeout까지 진행한 경험도 있습니다. 뿐만 아니라 IC Compiler를 활용한 디지털 회로 합성도 경험도 있습니다. 이번 공채에서 DS는 메모리 사업부만 회로설계를 뽑는것으로 알고있고, LSI나 파운드리는 공고가 열리지 않아 DX의 MX사업부 회로개발분야도 생각중에 있습니다. 다만 DX쪽은 PCB 경험이 없어 최대한 엮어볼려고 하는데, 칩 설계와 PCB는 어떠한 방식으로 엮어야 좋을까요? 또한, 메모리회설은 뽑는인원이 대략 어느정도 되는지도 궁금합니다. 상반기에 안뽑은 만큼 더 뽑을 수도 있나요? 2자리 혹은 3자리수를 뽑는지 최근의 기조가 궁금하고, MX사업부도 어느정도의 인원을 뽑는지, 혹은 근래 들어서 어느정도 규모로 뽑았었는지 알려주신다면 감사하겠습니다.
안녕하세요. 현재 중고신입으로 해당 기업 디지털회로설계 직무에 대해 현직자 인터뷰를 너무 하고싶어서 글 남깁니다!! 해주신다면 작지만 소정의 사례도 하고싶습니다!! 저에겐 현직자 인터뷰타 꼭 필요해서, 해당 분야에서 일하고 계신 분들께서 현직자 인터뷰 가능하시다면 꼭!! 댓글이나 쪽지 부탁드립니다!! 감사합니다!
삼성전자 dx 3급 신입 사원에 지원하고 9월 3일에 서류 마감이라 결과가 아직 안나왔는데요. 편입 전학교(1-2학년) 성적 증명서와 편입 후 학교 성적 증명서(3-4학년) pdf 합본해서 냈어야 하는데 편입 후 학교 성적 증명서만 냈습니다… 편입 전학교는 학과가 지원 직무랑 완전히 무관하고, 후 학교는 틀린 내용 없이 잘 적었습니다. 엑셀로 이수교과목은 전 학년 다 적어서 냈습니다… 메일이랑 1:1 문의 바로 드리고 다시 내겠다고 해서 다시 전학년 성적증명서 첨부해서 보낼 건데, 이 때문에 내용상관없이 아예 불합격 처리되나요? 진짜 열심히 준비했는데 멘탈이 터져서 죽을 것 같습니다…
안녕하세요, 학부를 졸업한지 반년이 지난 취준생이고, 현재 석사과정 재학중입니다. 학부때 집적회로 분야를 집중적으로 수강했고, MPW에 참여하여 Virtuoso를 활용한 Tapeout까지 진행한 경험도 있습니다. 뿐만 아니라 IC Compiler를 활용한 디지털 회로 합성도 경험도 있습니다. 이번 공채에서 DS는 메모리 사업부만 회로설계를 뽑는것으로 알고있고, LSI나 파운드리는 공고가 열리지 않아 DX의 MX사업부 회로개발분야도 생각중에 있습니다. 다만 DX쪽은 PCB 경험이 없어 최대한 엮어볼려고 하는데, 칩 설계와 PCB는 어떠한 방식으로 엮어야 좋을까요? 또한, 메모리회설은 뽑는인원이 대략 어느정도 되는지도 궁금합니다. 상반기에 안뽑은 만큼 더 뽑을 수도 있나요? 2자리 혹은 3자리수를 뽑는지 최근의 기조가 궁금하고, MX사업부도 어느정도의 인원을 뽑는지, 혹은 근래 들어서 어느정도 규모로 뽑았었는지 알려주신다면 감사하겠습니다.
답변 7
안녕하세요 pim 내부 회로 ip는 너무 다양하게 많아서 사실 이러이러한게 있습니다~라고 나열하기 보다는 pim의 구조와 전반적인 아키텍쳐 레벨에서 파악하는게 좋을 것 같습니다. hbm pim은 결국 bandwidth가 IO 수와 stack의 한계로 막히는 병목현상을 hbm 내부에 pim이라는 간이 연산자를 넣어서 속도 한계를 극복하는 개념이라서 hbm + pim으로 나누어 개념을 구분 지을 수 있겠네요. 외부에 공개된 정보 수준으로만 알려드릴 수 있어서 블로그 참고하시면 좋을 것 같습니다. (google search keyword : PIM 내부 구조 / DRAM 내부 구조 / HBM-PIM)
안녕하세요 멘티님 간단하게 정리해봤습니다. 1. 연산 유닛 관련 IP MAC (Multiply-Accumulate) 연산기: AI 및 데이터 병렬 연산을 가속화하기 위해 탑재됨. 기존 프로세서 대신 메모리 내부에서 직접 연산 수행. Processing Element Array: 병렬 연산을 위해 여러 개의 작은 프로세싱 유닛을 배열 형태로 배치. 낮은 전력 소비로 AI 연산 최적화. 2. 메모리 인터페이스 및 컨트롤러 IP HBM PHY & Controller: 고속 데이터 전송을 위해 HBM 인터페이스 최적화. 기존 HBM2E/3 표준을 기반으로 개선. On-Die Memory Controller: PIM 연산을 위한 메모리 접근 최적화. DRAM 내부에서 직접 연산이 가능하도록 메모리 뱅크 구조 최적화. 3. 데이터 이동 및 네트워크 IP Network-on-Chip (NoC): PIM 내부에서 연산된 데이터를 효율적으로 전달하기 위한 내부 네트워크. 병렬 연산 최적화 및 레이턴시 감소. DMA (Direct Memory Access) 엔진: 외부 프로세서와 PIM 간의 데이터 이동 최적화. 정말 많네요.. 기존 HBM 아키텍처를 기반으로 PIM 기능을 추가하여, 메모리 내부에서 AI 및 데이터 연산을 수행할 수 있도록 하는 칩들이 대부분입니다
지원자님~ 삼성전자의 HBM PIM(Processing-In-Memory) 기술에 활용되는 회로 IP에 대해 궁금하신 거죠? 설명드릴게요! HBM PIM에는 주로 연산을 가속화하는 회로 IP들이 포함되는데, 대표적으로 MAC(Multiply-Accumulate) 회로가 핵심이에요! 이 회로는 행렬 연산을 빠르게 수행할 수 있도록 설계되어 있어서 AI나 딥러닝 연산에 최적화되어 있죠~ 또한, 전력 효율을 높이기 위한 저전력 메모리 인터페이스 IP도 필수예요! PIM은 메모리 내부에서 데이터를 처리하는 방식이라, 기존 프로세서-메모리 간 데이터 이동을 줄여야 성능이 극대화되거든요~ 이를 위해 저전력 데이터 전송 인터페이스 및 고효율 캐시 구조가 포함된답니다! 그리고 HBM PIM이 서버나 AI 가속기에서 활용되려면 병렬 연산을 지원하는 고속 인터커넥트 회로도 중요해요! 여러 개의 PIM 유닛이 동시에 연산할 수 있도록 NoC(Network-on-Chip) 아키텍처가 적용되는데, 이 부분이 전체 시스템 성능을 좌우하기도 해요~ 마지막으로, 연산 정확도를 조절하는 데이터 포맷 변환 회로도 HBM PIM에서 활용돼요! AI 연산에서는 FP32보다는 INT8이나 bfloat16 같은 저비트 연산이 중요하거든요~ 이런 변환을 빠르게 처리하는 Quantization 회로가 포함되면서 성능과 전력 효율을 동시에 챙길 수 있어요~ 지원자님의 궁금증이 조금이나마 풀리셨길 바라요! 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
HBM PIM(Processing-In-Memory)에 활용되는 주요 IP(지적재산, Intellectual Property)는 기존 HBM 메모리 구조에 연산 기능을 추가하기 위해 여러 핵심 IP가 결합된 형태입니다. 1. 주요 IP 구성 요소 (1) 연산 유닛 (Processing Unit) • RISC-V 또는 Arm 기반 저전력 프로세서: 메모리 내에서 간단한 연산을 수행하는 데 사용됨. • SIMD (Single Instruction, Multiple Data) 유닛: 병렬 연산을 지원하여 AI/딥러닝 워크로드 가속. • DSP (Digital Signal Processor) 코어: 신호 처리 및 ML(머신러닝) 연산 최적화. (2) 메모리 인터페이스 및 컨트롤러 • HBM PHY (Physical Layer) IP: HBM의 고속 인터페이스를 위한 물리 계층 회로. • HBM 컨트롤러 IP: 메모리 읽기/쓰기 최적화 및 대역폭 활용 극대화. • TSV (Through-Silicon Via) 및 인터포저 기술: 다이 간 통신을 위한 핵심 기술. (3) AI/ML 가속기 관련 IP • MAC (Multiply-Accumulate) 유닛: AI 연산(특히 신경망 계산)에서 필수적인 요소. • Matrix Engine: 행렬 연산을 최적화하는 하드웨어 가속기. • FP16/BF16 지원 연산 유닛: 저정밀 부동소수점 연산을 위한 전용 하드웨어. (4) 데이터 이동 및 보안 관련 IP • DMA (Direct Memory Access) 엔진: 메모리 내 데이터 이동 최적화. • 암호화/보안 IP (AES, SHA, TRNG 등): 메모리 내 데이터 보호 및 보안 강화. • ECC (Error Correction Code) 엔진: 신뢰성 높은 데이터 처리를 위한 오류 검출/수정 기능. 2. 대표적인 활용 사례 • 삼성전자, SK하이닉스의 HBM-PIM: AI 및 HPC(고성능 컴퓨팅)에서 활용. • AMD의 HBM + AI 엔진: Instinct MI300 등 차세대 AI 가속기에서 사용. • NVIDIA HBM 기반 AI 연산 최적화: GPU 메모리 내 연산을 활용하여 병렬 연산 성능 향상. 3. 결론 HBM-PIM은 메모리 내부에서 AI/ML 연산을 수행하기 위해 연산 유닛(RISC-V, SIMD, DSP), 메모리 컨트롤러(HBM PHY, TSV), AI 가속기(MAC, Matrix Engine), 데이터 이동(DMA, 보안 IP) 등의 다양한 IP가 결합된 구조입니다. 특정 워크로드(딥러닝, AI 추론, HPC 등)에 맞춰 IP 구성이 달라질 수 있으며, 앞으로 더 많은 AI 최적화 IP가 추가될 가능성이 큽니다. 채택부탁드립니다
삼성전자의 HBM-PIM 기술은 메모리 내부에 인공지능 엔진을 장착하여 병렬처리를 극대화하는 차세대 융합기술입니다. 이 기술에 활용되는 회로 IP로는 ADC (Analog to Digital Converter)와 PLL (Phase-Locked Loop) 같은 IP가 일반적으로 사용되지만, HBM-PIM에 특화된 구체적인 회로 IP에 대한 정보는 제공되지 않았습니다. HBM-PIM은 메모리 내부에서 연산을 수행하여 CPU와 메모리 간의 데이터 이동을 줄이고 성능을 높이는 데 중점을 둡니다
