안녕하세요, 회로설계 멘토 삼코치 입니다:)
Foundation IP 설계 직무에 대해 질문주신 부분을 중심으로 설명드리겠습니다.
질문자분께서 말씀하신 것처럼 Foundation IP 설계는 반도체 회로 설계에서 가장 기본적인 셀들을 만드는 역할을 합니다. 여기서 말하는 셀(Cell)이란 Standard Cell (기본 게이트: INV, NAND, NOR 등), IO Cell, Memory Bit Cell, PLL, OSC, ESD Protection 등 반도체 설계에 반복적으로 사용되는 구조들을 의미합니다. 이 Cell들을 회로 수준에서 직접 설계하고 검증하여, 이후 다른 고차원적인 칩 설계자들이 안정적으로 사용할 수 있게끔 제공하는 것이 바로 Foundation IP 설계자의 역할입니다.
DB하이텍은 특성상 BCD (Bipolar-CMOS-DMOS) 공정 등 아날로그/파워 회로에 강점을 가진 기업입니다. 그렇기 때문에 실제 현업에서 Foundation IP를 다룰 때에도 IO Cell, ESD Protection, Reference Generator 등 아날로그/믹스드 시그널 셀을 중심으로 설계할 가능성이 큽니다. 특히 이 과정에서 트랜지스터 단위로 Schematic 설계를 하고, Layout을 그려서 LVS/DRC/PEX 등을 통해 검증하며, 필요시 실리콘에서 검증까지 하는 Full-Custom 설계 방식이 대부분입니다.
그럼에도 불구하고 ‘직무 우대사항’에 디지털 회로 설계 역량이 언급되는 이유는, Foundation IP 중에서도 Standard Cell Library 같은 디지털 셀들의 중요성이 커지고 있기 때문입니다. 이 디지털 셀들은 ASIC 설계자들이 대규모 디지털 블록을 설계할 때 반복적으로 사용하는 기본 단위이기 때문에, 이 셀들의 성능, 전력, 면적을 최적화하는 것도 매우 중요한 영역입니다. 게다가 디지털 셀 설계 시 Verilog로 기능을 시뮬레이션하거나, Cell Characterization 등도 진행해야 하기 때문에, 디지털 설계 툴에 대한 이해가 있으면 큰 도움이 됩니다.
자기소개서 작성 방향에 있어서는 다음과 같이 정리할 수 있습니다.
질문자분의 경험이 아날로그 CMOS 회로에 더 가까운 경우, 예를 들어 트랜지스터 단위의 증폭기 설계, Bandgap Reference, ESD 회로, OPAMP 등의 설계 경험이 있다면 이를 중점적으로 어필하시는 게 더 설득력이 높습니다. 특히 회로 설계 과정에서의 디자인 트레이드오프, Layout 최적화 경험, 시뮬레이션 분석 능력 등은 Foundation IP 설계자에게 매우 중요한 요소입니다.
반면, 간단한 디지털 VLSI 프로젝트 경험이 있더라도 이를 단순한 RTL 구현 수준에 그치지 않고, Timing Closure, Power Optimization, Physical Design 연계 경험까지 포함하고 있다면 서브 역량으로 어필하실 수 있습니다. 다만 아날로그 회로 설계 경험에 비해 무게중심은 덜 두시는 것이 좋습니다.
예를 들면, “저는 CMOS 아날로그 회로 설계 프로젝트를 통해 전류 미러 기반의 Bias 회로를 직접 Schematic 및 Layout 설계하고, 이후 PEX를 통해 레이아웃 기생 성분을 반영한 시뮬레이션 분석을 수행한 경험이 있습니다. 해당 경험을 통해 트랜지스터 단위의 회로 안정성과 물리적 설계의 연계성을 깊이 이해하게 되었고, 이는 Foundation IP와 같은 Full-Custom 설계에서 요구되는 핵심 역량이라 판단합니다.” 와 같이 구체적으로 작성해주시면 좋습니다.
마무리로, 아날로그 CMOS 회로 설계 역량을 중심으로 자기소개서를 작성하시되, 디지털 설계 툴이나 Verilog에 대한 이해도도 ‘보조적 역량’으로 자연스럽게 녹여내시면 좋은 어필이 될 것입니다.
더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :)
https://linktr.ee/circuit_mentor
채택된 답변
