회사/산업 · SK하이닉스 / 공정기술
현재 DRAM Peri쪽 공정에서 HKMG공정은 표준으로 알고있는데요. 궁금한것은 Cell 영역을 제외한 Core,Peri 영역에서 HKMG, 정통 Poly-si Gate 를 혼용해서 쓰는건가요? 아니면 전체가 다 HKMG 구조인가요?? 감사합니다.
2025.09.23
궁금증이 남았나요?
빠르게 질문하세요.
답변 0
아직 등록된 답변이 없어요.
undefined님! 첫 답변을 남겨보세요.
실제 현업 반도체 공정에서도 Si 외에 Metal layer 등에서 Native Oxide에 생긴 것을 신경쓰면서 관리하나요? 클리닝 공정에서 Metal line 등에서 발생한 Native Oxide도 클리닝을 진행하는지 궁금하며, 다음 후속 공정에 이러한 Native oxide가 영향을 크게 주는 지 궁금합니다. 예를들어 베리어 메탈인 TiN, Ti위에 SiO2를 증착할 때 반응 가스인 O2에 영향을 받아, 산화막이 형성될 것 같은데. 이거를 다 에칭하고 다음 스탭으로 넘어가는지 궁금합니다. 읽어주셔서 감사하며 명절 잘 보내시길 바랍니다.!
안녕하세요 현직자님, 저는 현재 4학년이고 양산기술 직무로 희망하는 취준생입니다. 저번에 공정실습을 하면서 관련된 내용을 자소서에 작성했습니다. 하지만 개선하기 보다는 웨이퍼의 문제점을 발견하고 논문과 자료를 찾아서 원인을 파악했다 정도인데 이 내용이 직무적합성에 괜찮을까요..? 반도체 관련해서 이론만 많이 들었지 프로젝트나 실습경험이 부족해서 도움을 받고 싶습니다.
SK하이닉스의 NAND의 층수가 높아짐에 따라 같이 커지는 저항을 줄이기 위해 metal을 두껍게 사용해야 하는 것으로 알고 있습니다. 이에 따라 생기는 metal 공정에서의 문제점들이 어떤 것들이 있나요?
실제 현업 반도체 공정에서도 Si 외에 Metal layer 등에서 Native Oxide에 생긴 것을 신경쓰면서 관리하나요? 클리닝 공정에서 Metal line 등에서 발생한 Native Oxide도 클리닝을 진행하는지 궁금하며, 다음 후속 공정에 이러한 Native oxide가 영향을 크게 주는 지 궁금합니다. 예를들어 베리어 메탈인 TiN, Ti위에 SiO2를 증착할 때 반응 가스인 O2에 영향을 받아, 산화막이 형성될 것 같은데. 이거를 다 에칭하고 다음 스탭으로 넘어가는지 궁금합니다. 읽어주셔서 감사하며 명절 잘 보내시길 바랍니다.!
안녕하세요 현직자님, 저는 현재 4학년이고 양산기술 직무로 희망하는 취준생입니다. 저번에 공정실습을 하면서 관련된 내용을 자소서에 작성했습니다. 하지만 개선하기 보다는 웨이퍼의 문제점을 발견하고 논문과 자료를 찾아서 원인을 파악했다 정도인데 이 내용이 직무적합성에 괜찮을까요..? 반도체 관련해서 이론만 많이 들었지 프로젝트나 실습경험이 부족해서 도움을 받고 싶습니다.
SK하이닉스의 NAND의 층수가 높아짐에 따라 같이 커지는 저항을 줄이기 위해 metal을 두껍게 사용해야 하는 것으로 알고 있습니다. 이에 따라 생기는 metal 공정에서의 문제점들이 어떤 것들이 있나요?
