직무 · SK하이닉스 / 공정설계
Q. 반도체 제작 후 전기적 특성 분석 과정에서 어려움이 있습니다.
제작한 MOSFET에서 short가 발생했고 그 원인을 분석하고자 합니다. MOSFET구조 위에 ILD oxide를 증착한 뒤 메팔패드와 연결될 contact hole을 BOE를 이용한 습식식각으로 진행했는데요. 이 때 에칭이 다 되었는지 잘 확인을 못해서 좀 길게 5분정도 에칭했습니다. 식각해야할 두께가 약 1000옹스트롱 정도고, BOE의 etch rate가 1000옹스트롱/min으로 알고 있습니다. 이후 현미경으로 칩 구조를 보았을때 컨택홀 주변이 노란색/초란색으로 마치 물이 번진 듯한 이상한 색을 보였습니다. 소스 쪽 번짐이랑 게이트 쪽 번짐이 닿기 직전이었고, 저는 에칭이 너무 많이 되서 undercut으로 파고 들어가면서 게이트랑 소스가 닿았구나 생각했습니다.(그 다음 공정이 메탈) 근데 생각해보니 소스-게이트 거리가 10um 이상이니 etch rate로 계산하면 100분 이상 에칭한거 아니면 닿을 리가 없네요. 혹시 에칭을 너무 오래 해 쇼트난 것이 맞다고 생각되시나요?
2024.03.07
함께 읽은 질문
- Q.Lorem ipsum dolor sit amet, consectet
- Q.Lorem ipsum dolor sit amet, consectet
- Q.Lorem ipsum dolor sit amet, consectet
궁금증이 남았나요?
빠르게 질문하세요.

