취업 · SK하이닉스 / 회로설계
Q. SK 하이닉스 세부직무 선택
하이닉스 이력서 아래에 'JD(직무 기술서)에 나와있는 세부 직무 내용 중 본인이 관심있는 업무를 선택해주세요. (1지망 직무에 한해 입력)' 와 같이 기술되어있는 부분이 있는데, 여기에 설계 - 회로설계, 배치설계, 회로검증 이렇게 세개를 적어도 되나요? 아니면 딱 한개만 적어야하나요..?
2026.08.25
답변 3
- RReminisen5SK하이닉스코차장 ∙ 채택률 43% ∙일치회사
안녕하세요. 현재, SK하이닉스에 재직중인 Remin입니다. 1지망 직무에 한해 입력이므로, 1지망 직무가 설계라면 그 3개를 적어도 되겠지만, 보통 1-2개를 적는 것 같아요. 정답은 없습니다.
채택스포스코코부사장 ∙ 채택률 76%안녕하세요. 멘티님. 반갑습니다. 해당 항목은 보통 1지망 직무에 한해서 본인이 가장 하고 싶은 세부 업무를 하나만 적는 방식으로 보시면 됩니다. 설계 안에 회로설계 배치설계 회로검증처럼 여러 세부가 보이더라도 지원서에서는 넓게 쓰기보다 한 가지로 좁혀서 적는 것이 안전합니다. 채용 담당자 입장에서는 지원자의 방향성이 분명한지를 먼저 보게 되므로 세 개를 한꺼번에 적기보다는 본인이 가장 잘 맞는 한 업무를 선택해보시구요. 만약 세부적으로 정말 구분이 어렵다면 JD에서 요구하는 역량과 본인 경험이 가장 가까운 쪽으로 맞추는 것이 좋습니다. 실무에서도 지원서에 여러 세부를 넓게 적은 경우는 오히려 관심이 분산된 것으로 보일 수 있어서 선호하지 않습니다. 특히 1지망 입력이라고 명시되어 있으면 한 개를 적는 해석이 맞다고 보시면 됩니다. 제출 전에는 지원 공고 문구와 입력 칸의 안내를 다시 확인하시고 한 가지만 정리해서 넣는 방향으로 준비하시면 됩니다. 모쪼록 도움이 되셨다면 채택부탁드립니다. 감사합니다.
안경공대남SK하이닉스코부사장 ∙ 채택률 65% ∙일치회사셋중 하나만 적으시면 됩니다 감사합니다
댓글 1
노노익스감작성자2026.08.25
어떤 직무가 제일 인원이 많나요,,,?
함께 읽은 질문
Q. 하이닉스 SKCT 관련 질문
하이닉스 인적성인 skct가 4개월에 한번 응시가 가능하다고 알고있는데, 그렇다면 만약 이번 채용에 하이닉스 서류 전형에 붙은 이후에 skct를 응시하지 않는 경우에도 그 다음번 채용에서 skct 응시가 불가능한가요? 서류를 붙고 응시하지 않은 경우에는 어떤 불이익이 있나요?
Q. SK하이닉스 설계 직무
1. 디지털 회로설계의 비율이 어느정도 되는지 궁금합니다. 메모리 반도체에는 디지털 회로설계가 들어갈 수 있는 부분이 Controller 및 Controller 아키텍처 정도 뿐이고, 나머지는 대부분이 아날로그 및 Mixed일 것 같아서 비율이 어느정도 되는지, 실제로 공채 인원중에는 어느정도 비율로 뽑히는지 궁금합니다. 2. 현업(회로설계)하면서 가장 빈번하게 마주치는 문제점과 개발 목표가 무엇인지 궁금합니다. 아무래도 인터페이스 속도를 올리는 것과 고신뢰성이 매 세대마다의 가장 큰 개발 목표일 것으로 생각되고, 문제점은 설계 구조가 바뀔 때마다 발생하는 공정 수율등이 문제일 것이라고 느껴집니다. 하지만 이건 제 생각일 뿐이며, 실제 현업에서 가장 자주 마주치는 문제점과 개발 목표가 무엇인지 궁금합니다. 가능하시다면 디지털/아날로그를 나누어서 설명해주시면 정말 감사하겠습니다!
Q. 이번 SK하이닉스 학사 신입 System Arch/SW Solution과 설계 직무 중 고민하고 있습니다.
안녕하세요, 서성한, 전자전기 복수전공, 학점 4.05/4.5이며 전전 연구실 학부연구생중입니다. 주요 경험은 Verilog 기반 CNN 가속기 설계, FPGA 검증 FPGA에서 Llama End-to-End 구동 Transformer 가속기 논문 참여(2저자) MoE LLM 메모리 병목 개선을 위한 FPGA HW/SW Co-Design연구 논문작성중(1저자). 툴, 언어는 주로 vivado,vitis, RTL, HLS사용했습니다. 현재 연구는 System Arch 직접적인 연관성이 높아 보입니다. 다만 선행연구 성격이 강한 직무라 학사 신입도 실제 경쟁력이 있을지 걱정됩니다. 반면 설계는 학사 채용이 상대적으로 더 일반적이고 RTL 경험도 있지만, 이번 JD는 회로설계, 검증 중심이라 제 FPGA/HLS 연구와는 다소 거리가 있어 보입니다. 제 경험 기준으로 어느 직무가 더 적합할까요?
궁금증이 남았나요?
빠르게 질문하세요.