직무 · 모든 회사 / 회로설계
Q. 하드웨어 설계(회로 설계)에서 HLS(소프트웨어 언어 -> 하드웨어 언어 변환)
하드웨어 설계(회로 설계)에서 HLS(소프트웨어 언어 -> 하드웨어 언어 변환)을 사용하는 경우가 있나요? 예시를 알고싶어서 현직자분들의 도움을 구합니다. 감사합니다.
2019.12.15
답변 3
- 하하늘다리22Aggreko global코이사 ∙ 채택률 93%
채택된 답변윗분들이 잘 설명해주셨는데요 verilog 변환툴이 돌려지는 경우가 있고 못돌리는 경우가 있는데 못돌리는 경우만 전문적으로 변환해주는 외주 업체가 따로있습니다. 이런경우에는 외주 개발팀이 사내로 들어오고 변환 TF는 보통 본사에서 맡게됩니다.
- ppo1LG전자코과장 ∙ 채택률 73%채택된 답변
안녕하세요. 제가 현업에서 듣기로는 software language (C 등) 에서 하드웨어 language (verilog) 로 변환하는 툴은 참고용이지 아직까지는 사람이 직접 하는 걸로 알고있습니다. 신뢰도 면에서 아직까지 믿고 맡길 수준은 아니라 그런 것 같네요. 감사합니다
- 가가카리한국서부발전코부장 ∙ 채택률 77%
System C요 주로 프로토타이핑때 쓰고 실제 개발때는 라이브러리를 가져오거나 직접 라이브러리를 만들어서 사용합니다. verilog에서는 모듈이라고 표현을 하죠.
함께 읽은 질문
Q. 네트워크 연구실에서 석사 학위 취득 후 RTL 설계 엔지니어 취업 괜찮을까요?
안녕하세요. 현재 전자공학과 4학년이며, 추가학기 예정인 학생입니다. 네트워크 알고리즘 연구실에서 학부 연구생으로 근무 중이며, 석사 졸업 후 RTL 설계 엔지니어로 취업하는 것을 목표로 하고 있습니다. 이를 위해 현재 타학교의 SoC/VLSI 설계 연구실을 찾아보고 있는 중입니다. 하지만 대부분의 랩실의 경우 RTL 설계보다는 Schematic, Layout design을 중점으로 다루던데 저는 그쪽에는 흥미가 생기지 않아 석사 진학 자체를 고민 중입니다. 지금 근무하고 있는 랩실에서는 Verilog를 활용하여 네트워크 알고리즘을 구현하는 과제를 하고 있습니다. 혹시 이 랩실에서 하드웨어 구현 능력을 기르고 석사 학위를 취득하면 이후 시스템 반도체(네트워크 반도체를 제외하고도) RTL 설계 엔지니어로 취업할 때 SoC/VLSI 연구실을 다닌 다른 석사분들과 비슷한 정도의 경쟁력을 가지는지 궁금합니다. 좀 무식한 질문이라 생각하실 수도 있지만 확실한 판단을 위해 질문드립니다.
Q. 전전 취준생 상반기 전까지 활동 추천 부탁드립니다,,
하반기에 급하게 취준을 하느라 부족함이 많았음에도 면접은 다 보게 되었습니다. 면접에서 다 떨어져서 멘탈이 많이 갈렸지만,, 상반기 다시 열심히 해보려고 합니다,, 반도체 회로 설계쪽 희망하고 있습니다 !! 학점은 전공 4.25 정도이고, 인공지능 쪽으로 좀 많이 했어서 회로 설계쪽으로는 좀 약하다고 생각이 듭니다. (졸업 논문이나 관련 실험 수업은 모두 회로 설계 진행했습니다.) 혹시 상반기 열리기 전까지 어떤 활동들을 추가로 하면 좋을까요? 현재까지는 idec 강의 듣기, 영어 성적 올리기 정도밖에 생각이 안 나는데, 직무 관려해서 경험을 더 쌓고 싶어서요,, 주변 친구들은 다 취업이나 인턴 활동을 하고 있어서 불안한 마음이 자꾸 드네요. 감사합니다.
Q. 학사 디지털 회로설계 대기업 진로
학사로 veriog RTL 설계 회사에 취업을 하려고 합니다. 중소기업 취업 기회를 얻었는데 RTL, ASIC 설계를 경험할 수 있는 회사라 경력에 도움이 될 것 같다고 느끼고 있고 실제로 해당 회사분들이 대기업으로 이직을 많이 하신 걸로 알고 있습니다. 다만 고민되는 것이 연봉이 작아서 대기업과 고민이 되는데 학사 출신으로 대기업에 들어가면 RTL 설계직을 하지 못하고 나중에 이직도 어려워지는 것이 보통 일어나는 일인가요? 학사 취업으로도 대기업에서 경력을 쌓을 수 있는지 궁금합니다.
궁금증이 남았나요?
빠르게 질문하세요.
