직무 · 삼성전자 / 공정설계
Q. 공정설계 직무 관련 질문 드립니다!
안녕하세요. 저는 지거국 전자과 졸업으로 현재 삼성전자 파운드리 공정설계 직무 지원을 준비하고 있습니다. 제가 준비해 왔던 툴이나 역량들이 공정설계에 어필 가능한 부분인지 와 그 외에 몇가지 질문을 드리고 싶습니다! 1. 학부 졸업프로젝트로 Virtuoso/Mentor 툴을 활용하여 SRAM 기반 뉴로모픽 소자인 'SRAM 을 설계 및 Layout한 경험이 있습니다. 그중 Layout에 흥미를 느꼇으며 그 외에 공정 실습경험이나 소자 관련 수업들을 수강했던 점을 두루모아 "설계 와 공정을 통합적으로 인지하고 있다."의 방향성으로 공정설계 지원서를 작성할 계획입니다. 해당 경험들이 공정설계에 어필할 수 있는 강점인지, 필요한 역량인지 궁금합니다. 2. Layout에 흥미를 느꼇지만, Layout을 메인으로 하는 직무는 회로설계 직무로 알고 있습니다. 하지만, 공정설계, 공정기술 에서도 Layout을 하는것으로 알고 있는데, 이는 회로설계에서 수행하는 레이아웃과 어떤 차이점이 있는지, 공정설계에서 Layout을 어떤 용도로 수행하는지 궁금합니다. 이부분을 알 게된다면 공정설계 지원에 직무적으로 어필 할 수 있을것이라 생각되어 질문드립니다. 3. 공정설계 직무에서는 어떤 툴을 보통 사용하는지 궁금합니다. 버츄오소는 아무레도 회로설계 툴에 가깝다보니 그 외에 특별히 해당 직무에서 사용하는 툴이 있는지 혹은 버츄오소 사용 경험을 공정설계 지원시의 강점으로 가질 수 있는지 궁금합니다. 4. 앞서 말씀드린 제가 가진 경험들인 비메모리 설계 및 레이아웃, 소자, 공정 등등의 역량으로 파운드리 공정설계 직무가 가장 적합하다고 판단 하였는데, 제가 잘못 알 고 있는것이라면 다른 어떤 사업부 및 직무에 가장 적합한 역량들인지 여쭙고 싶습니다. 지원을 앞두고 궁금한점이 많아, 글이 길고 두서없어 죄송합니다. 긴글 읽어주셔서 감사하고 좋은하루 되시길 바랍니다!
2021.03.08
답변 3
- 취취전업략삼성전자코상무 ∙ 채택률 81% ∙일치회사직무
채택된 답변
안녕하세요 저는 메모리 공정설계 현직자입니다. 1. 파운드리에서 SRAM을 다루니 어필하기 적합한 소재입니다 기본적으로 소자와 공정개념은 필수이며, 추가로 설계지식도 있으면 면접관 입장에서는 지원자를 더 좋게 볼 수 밖에 없습니다 2. 공정에서는 레이아웃을 다루지는 않고 회로설계에서 준 레이아웃을 적용가능한지 등등 검토하고 피드백하여 정하기는 합니다 3. 주로 사내의 툴을 사용하며, 지원자가 몰라도 상관없는 내용입니다 4. 첫번째 언급해주시는 프로젝트가 공정 프로세스를 설계해보신 경험이라면 공정설계 직무에 가장 적합해보입니다
- 공공정설계현직3삼성전자코전무 ∙ 채택률 80% ∙일치회사직무
채택된 답변
파운드리 공설 현직자인데 반갑네요 1. 공정설계 직무에 맞습니다 제품 오너십이 있는 부서라 넓은 지식을 아셔야합니다 설계 공정 소자 셋을 알고 있는건 중요합니다 2. 공정기술에서는 레이아웃 없습니다 공정설계에는 있는데 우리가 원하는 소자특성아니거나 패턴의 크기가 타겟에 맞지않으면 회로설계가 짜준 설계를 일부 수정이 필요합니다. 우리가 회로를 처음부터 설계하는건 아니고 공정에 맞게 튜닝이라고 생각하시면 됩니다 3. 버츄오소가 저희와 같은건지를 몰라서 모르겠네요 저희는 다른 이름의 툴을 가지고 있는데 보안일거같아 말씀드리기 힘들것같습니다 4. 1번에서 말씀드린대로 해당 경험은 공정설계에 적합한 경험이십니다
왕눈이조삼성전자코과장 ∙ 채택률 45%간단히 말해서 회로설계는 실제 chip에서 동작하는 회로의 설계를 하는것이고 Layout설계는 Chip에 소자를 어떤 구조로 만드는가에 따른 layout을 하는 것입니다. 서로 다른 업무입니다. Layout의 경험이 있다면 공정설계 어디를 하던 가능하다고 생각합니다. 단 foundry가 TO가 더 많을 겁니다.
함께 읽은 질문
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. 삼성전자 DS부문 공정설계 직무가 궁금합니다.
안녕하세요, 전자공학 전공 학부생입니다. 하이닉스 JD의 소자 파트 중, Device 업무의 'scaling 한계 극복'이라는 설명을 보고 '이거다' 싶었는데요. 삼전 DS 부문 JD를 확인해 보니 조금 헷갈려서 질문 올립니다. 1. 소자 scaling 관련 업무도 공정설계 직무에서 진행하는 게 맞을까요? 2. 메모리, LSI, 파운드리, 반도체연구소, CSS사업팀에 각각 공정설계 직무가 존재하던데, 나머지 사업부와 반도체연구소의 차이가 궁금합니다. 연구소에서는 제한 없이 차세대 소자를 개발하고, 나머지 사업부에서는 특정 제품 스펙에 맞춰 소자를 개발하는 식인가요? 글 읽어 주셔서 감사합니다. 좋은 하루 되세요.
Q. 삼성전자 ds 공정설계 지원
현재 서성한 전자전기계열 4학년에 재학 중인 학부생입니다 학점: 4.16/4.5 어학: 토스 IH 기타: ADsP서울대학교 디지털회로설계 연구인턴 2개월 (RTL 설계, FPGA 구현 및 최적화 중심) 교내 학장상(폐배터리 재사용을 통한 PM 배터리 공급 아이디어) 반도체 5과목 수강(학부 실습에서 기계적 박리·전사, 포토리소그래피, FE-SEM 분석:장비를 독립적으로 운용한 수준은 아니며 조교 주도의 학부 실습·참관과 결과 분석 형태였습니다 현재 반도체 공정설계 직무를 희망하고 있습니다 다만 공정설계는 소자·공정 연구실, TCAD, 클린룸 공정 경험이 있는 지원자나 석사 지원자의 비중이 높고 모집 인원도 많지 않다는 이야기를 들어, 제 경험으로 지원하는 것이 현실적인지 고민하고 있습니다. 궁금한 점은 다음과 같습니다 현재 스펙으로 삼전 메모리 공설, 하이닉스 소자·공정 관련 직무에 지원할 경쟁력이 있는지 다른직무로 눈을 돌려야할지 남은기간 어떻게 활용해야하는지 조언부탁드립니다
궁금증이 남았나요?
빠르게 질문하세요.