스펙 · 삼성전자 / 공정설계
Q. 반도체회사 제조직 일경험 관련 질문
안녕하세요. 현재 4학년 신소재공학과 학생입니다. 이번에 인천에 위치한 앰코테크놀로지에서 하계방학 두달간 제조직 일경험(4조 3교대)을 지원할 기회가 생겼습니다. 이 일경험이 삼성전자 공정기술이나 공정설계 직무에 도움이 되는 경험이 맞을까 싶어서 이렇게 질문드립니다.. 참고로 지금까지 해본 경험으로는 한국세라믹기술원에서 두달간 현장실습 + 졸업작품으로 전고체배터리 제작 및 특성평가 등이 있습니다. 감사합니다.
2021.06.24
답변 5
- llIIIIl삼성전자코사장 ∙ 채택률 79% ∙일치회사
채택된 답변
제조업무는 단순노동이라 지원할려는 직무와는 직접적으로 관련이 없습니다 팹에서 3교대 현장근무를 미리 경험 해보시고 본인 몸에 맞는지 확인하는 기회를 만들어보시기 바랍니다
- 취취업지원군삼성전기코사장 ∙ 채택률 80%
채택된 답변
물론 반도체 회사 제조직 경험이 추후에 삼성전자를 지원할 때 도움이 될 수 있습니다 반도체 제조공정을 미리 경험했다는 사실만으로 면접을 할때나 합격하여 업무를 습득할 때 큰 도움이 됩니다.
- 니니꿈은뭐니삼성전기코사장 ∙ 채택률 86%
채택된 답변
팹경험을 갖게된다는 점은 긍정적이지만 제조직과 공정기술, 설계직무와 직접적인 연관성을 크게 찾기는 솔직히 어렵습니다, 팹을 경험해봤다는 점에 포커스를 맞춰서만 어필하시고 직무전문성 측면에서 억지로 연결시키려고 하진 않으시는게 나을거라 봅니다.
- mmasteric삼성전자코부사장 ∙ 채택률 76% ∙일치회사
채택된 답변
무조건 도움이 됩니다. 자소서에 썰을 풀 수 있는 부분이 많아지기 때문입니다. 경험을 쌓기 위해 가시는거 정말 대단하고 추천드립니다. 추가적으로 경험에 스펙을 더하기 위해서는 영어말하기 성적같은것은 꼭 챙겨두시기 바랍니다.
- ㅅㅅ6코미코코상무 ∙ 채택률 87%
안녕하세요 멘티님 충분히 도움되는 경험이라 생각합니다. 직무와 직접적으로 관련이 있지는 않지만 같은 산업에서 일을 하면서 많은 경험을 쌓을 수 있을거라 생각합니다. 따라서 본인이 얼마나 배우고 이를 얼마나 잘 녹여내느냐가 중요하다고 생각합니다. 자소서와 면접에서 좋은 소재로 써먹으시길 바랍니다. 원하시는 기업에 합격하시길 바랍니다. 답변이 마음에 드신다면 채택 부탁드립니다.
함께 읽은 질문
Q. 삼성전자 메모리, 파운드리 해외출장 빈도 질문드립니다.
메모리는 파운드리에 비해 국내 근무 위주라는 이야기를 많이 들었습니다. 출장 관련해서 의견이 다양해서 어떤 분은 장비 set-up 때문에 공정기술이 출장이 잦다고 하고, 또 어떤 분은 공정설계가 더 잦다고 하셔서 혼란이 있습니다. 결국 입사 후 맡는 장비나 업무에 따라 달라지는걸까여? 1. 메모리의 경우 출장 한 번도 가지 않는 경우도 있다고 들었는데, 파운드리에서도 이런 케이스가 있는지 궁금합니다.주로 미국 고객사 출장일까여? 2. 공정기술 vs 공정설계의 출장 빈도 차이가 메모리/파운드리 여부에 따라 크게 달라지는지 궁금합니다. 3. 공정기술은 주로 학사 지원이 많다고 알고 있는데, 공정/소자 전공 석·박사는 보통 공정설계를 지원하는 편인가요? 또한 석사로 공정기술을 지원하는 경우도 있는지 궁금합니다. 4. 회로 관련 수업을 들었는데, 진로표에 공정설계가 포함되어 있었습니다. 공정/소자 분야에서의 공정설계와 회로 분야에서의 공정설계는 서로 다른 개념인지 궁금합니다.
Q. [공정설계직무 현직자 관점 조언]
안녕하십니까 선배님들 제 짧은 공정설계에 대한 지식으로는 공정설계가 전체적 공정과정을 통해 하나의 제품을 양산하게 만드는 직무로 알고 있습니다. 그런데 제가 아래에 한 활동들이 모두 공정설계 직무와 핏한 일이라는 이야기를 들어왔습니다. 그래서 준비를 하기도 했구요. 그런데 아래 활동들이 공정설계와 어떻게 연관이 되어있는지 자세하게는 모르겠어서 도움을 구하고자 이렇게 글을 쓰게 되었습니다. 1. RRAM 모델링 및 어레이 시뮬레이션 (LTspice, PySpice) 2. 2T TANOS 플래시 메모리 TCAD 시뮬레이션 3. 뉴로모픽 칩 회로 설계 및 디버깅 (Cadence Virtuoso)[레이아웃 등] 4. 소자 실제 측정 소자 관련 경험인거 같은데 삼전은 공정설계로 묶여 있다보니 여기서 공정적인 부분을 엮어야 하는건지 소자적인 부분으로 적으면 되는건지와 엮어야 한다면 어떤 식으로 연관이 있는건지 궁금합니다!!
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
궁금증이 남았나요?
빠르게 질문하세요.