회사/산업 · 삼성전자 / 공정설계
Q. 삼전 반도체연구소 제품 질문입니다.
안녕하세요, 이번 반연 공설 지원했습니다. 궁금한점이 있는데요, 반연에서는 파운드리,메모리 제품의 차세대 제품을 개발한다고 알고 있습니다. 파운드리 제품, 특히 모바일 ap같은경우에는 초미세 기술력을 다룬다고 알고 있는데요, 학부때 TCAD로 MOSFET 설계하면서 Fd-soi구조로 채널 랭쓰 3nm까지 줄여본 경험이 있어서 초미세 기술력을 다루는 ap같은 제품을 개발하고 싶다면 면접관님 입장에서 와닿으실지 궁금하네요..
2021.09.18
답변 4
- llIIIIl삼성전자코사장 ∙ 채택률 79% ∙일치회사
네 충분히 괜찮은 소재입니다 그런데 반연 같은 경우는 실리콘 웨이퍼를 가지고 소자를 개발하는 곳인데요 공정 공부도 많이 해야 합니다
- 삼삼전현직자삼성전자코부사장 ∙ 채택률 80% ∙일치회사
네 초미세와 연관있는 경험입니다. 프로젝트를 하며 어떤 역량을 길렀고 어떻게 현업에서 응용할지 잘 풀어서 대답하시면 될 것 같습니다
취업 멘토 털보아저씨삼성전자코상무 ∙ 채택률 66% ∙일치회사질문자님 안녕하세요! 면접관이 충분히 관심을 가지고 질문할 경험입니다! 답변을 잘하신다면 질문자님의 뛰어난 역량을 어필할 수 있을 것 같습니다. 면접 전에 어떻게 이 아이디어를 생각했고 어떤 문제가 있었고 어떻게 해결해서 목표를 달성했는지 정리해보시면 좋을 것 같습니다.
- mmasteric삼성전자코부사장 ∙ 채택률 76% ∙일치회사
아주 좋은 경험입니다. 논리적이고 기술적으로 잘말하면 좋겠습니다. 잘정리해서요 굳굳 좋은경험입니다. 도움되셨다면 채택 부탁합니다.
함께 읽은 질문
Q. 반도체 문턱전압 산포 관련 질문 드립니다.
학부 때 2cm*2cm wafer를 통해 TFT를 만든 경험이 있습니다. Gate oxide로는 Al₂O₃를 사용했으며, sol-gel 공정을 기반으로 spin coating 방식으로 증착했습니다. 이때 웨이퍼 중심부에 위치한 소자들에 비해, edge(가장자리) 영역의 소자에서 문턱전압이 평균적으로 약 0.4 V 더 크게 측정되는 현상을 확인했습니다. 이에 대한 분석을 Gate Oxide가 spin coating 시에 웨이퍼 가장자리에서는 용액이 상대적으로 두껍게 쌓이는 edge bead 현상 때문이라고 분석했습니다. 이때 질문이 있습니다. 1. 먼저, 저의 분석이 타당한지가 궁금합니다. 2. 2 cm × 2 cm와 같은 소형 웨이퍼에서도 edge bead 현상이 유의미하게 발생하는지가 궁금합니다. 3.이러한 두께 비균일성이 문턱전압 약 0.4 V 수준의 차이를 유발했다고 보는 해석이 타당한지가 궁금합니다. 현직자분들께서 팩트 검증해주셨으면 좋겠습니다!
Q. 삼성전자 DS부문 공정설계 직무가 궁금합니다.
안녕하세요, 전자공학 전공 학부생입니다. 하이닉스 JD의 소자 파트 중, Device 업무의 'scaling 한계 극복'이라는 설명을 보고 '이거다' 싶었는데요. 삼전 DS 부문 JD를 확인해 보니 조금 헷갈려서 질문 올립니다. 1. 소자 scaling 관련 업무도 공정설계 직무에서 진행하는 게 맞을까요? 2. 메모리, LSI, 파운드리, 반도체연구소, CSS사업팀에 각각 공정설계 직무가 존재하던데, 나머지 사업부와 반도체연구소의 차이가 궁금합니다. 연구소에서는 제한 없이 차세대 소자를 개발하고, 나머지 사업부에서는 특정 제품 스펙에 맞춰 소자를 개발하는 식인가요? 글 읽어 주셔서 감사합니다. 좋은 하루 되세요.
Q. HARC 식각 공정
HARC 식각에서 기본적으로 CCP설비가 유리한 것이 맞나요?
궁금증이 남았나요?
빠르게 질문하세요.