스펙 · 삼성전자 / 회로설계
Q. 회로설계 학점
안녕하세요, 건동홍 전자공학과 재학중이고 학점은 막학기를 남긴 상태로 3.89/전공 3.83 정도입니다. 현재 디지털 회로설계에 관심이 있습니다. 관련 직무 경험을 간략하게 설명하자면 회로설계 경진대회 장려상(아날로그: SRAM 설계, 디지털: Synthesis, P&R 등등) FPGA 보드를 이용한 32bit CPU 설계 GIST 하계 인턴 등등 입니다. 여기서 여쭤보고 싶은건 학점입니다. 회로설계 직무가 높은 학점을 요구하고 있어 4점대 아니면 서탈 확정이다 라는 불안감이 있습니다. 최대한 학점을 높이려고 노력하고 있지만, 현실적으로 3.9x로 끝날 확률이 높은데 4점대가 아니면 힘든지, DS, LSI별로도 학점 차이가 큰지, 직무관련 경험을 더 키우면 학점을 커버할 만큼 도움이 되는지, 지금이라도 회로설계 말고 다른 직무를 고민하는게 나을지 질문드립니다. 감사합니다.
2026.07.21
답변 4
- PPRO액티브현대트랜시스코전무 ∙ 채택률 100%
채택된 답변현재 스펙과 경험을 보면 회로설계 직무를 포기할 상황은 전혀 아니라고 생각됩니다. 오히려 말씀하신 경험을 보면 학점보다 직무 적합성을 보여줄 수 있는 요소가 꽤 강한 편입니다. 디지털 회로설계 직무는 학점을 중요하게 보는 것은 맞지만 “4.0 이상이 아니면 서류 탈락”이라는 수준으로 보기는 어렵습니다. 특히 삼성전자 DS나 LSI의 회로설계 직무는 지원자 풀이 워낙 우수하기 때문에 학점이 하나의 평가 요소로 작용하는 것은 사실입니다. 하지만 실제로는 학점 하나만 보는 것이 아니라 전공 기초, 설계 경험, 프로젝트 깊이, 연구 경험 등을 함께 평가합니다. 3.89라는 학점은 절대 낮은 점수가 아니며, 건동홍 전자공학과 기준으로도 충분히 경쟁 가능한 수준입니다. 4.1 이상 지원자들과 비교하면 숫자 차이는 있지만, 직무 경험으로 충분히 보완 가능한 구간입니다. 오히려 현재 경험 중에서는 회로설계 경진대회와 FPGA 기반 CPU 설계 경험이 상당히 좋습니다. 디지털 회로설계 직무에서 중요하게 보는 것은 “반도체 관련 활동을 했다”보다 실제로 RTL 설계, 검증, 합성, P&R 과정에 대한 이해가 있는지입니다. FPGA CPU 설계 경험은 Verilog 기반 설계 흐름, Timing Constraint, Synthesis, Simulation 등의 경험으로 연결할 수 있기 때문에 직무 적합성을 보여주기에 좋은 소재입니다. 다만 삼성전자 LSI와 DS 회로설계는 약간 차이가 있습니다. LSI는 SoC, IP, 시스템 반도체 설계 비중이 높기 때문에 RTL 설계, Architecture 이해, Verification 경험 등이 중요하게 평가될 가능성이 높습니다. 반면 DS 메모리 설계 직무는 DRAM, NAND 등 메모리 회로 구조와 Sense Amplifier, Peripheral Circuit, Timing 관련 이해가 중요합니다. 따라서 본인이 SRAM 설계, 디지털 회로 설계 경험이 있다면 LSI 쪽과 연결성이 더 좋을 수 있고, 메모리 쪽을 희망한다면 Memory Circuit 관련 공부를 추가하는 것이 좋습니다. 학점을 보완하려면 지금부터 새로운 스펙을 많이 추가하기보다는 기존 경험을 깊게 만드는 것이 효과적입니다. 예를 들어 FPGA CPU 설계에서 단순히 CPU를 만들었다가 아니라 Pipeline 구조 설계, Hazard 처리, Timing 개선, Area Optimization 등을 설명할 수 있어야 합니다. P&R 경험도 단순 실행이 아니라 Critical Path 분석, Cell Library, Setup/Hold Violation 해결 경험까지 가져가면 훨씬 강한 지원자가 됩니다. 또한 회로설계 직무는 석사 비중도 높은 편이지만 학사 출신 합격자도 분명히 존재합니다. 학사 지원자는 연구 논문보다 학부 과정에서 얼마나 설계 경험을 깊게 했는지가 중요합니다. 현재 GIST 인턴 경험까지 있다면 충분히 좋은 방향입니다. 결론적으로 현재 3.9 전후 학점 때문에 직무 변경을 고민할 필요는 없어 보입니다. 4.0을 넘기면 당연히 좋지만, 그 차이를 메우는 가장 좋은 방법은 회로설계 관련 경험의 깊이를 높이는 것입니다. 지금 가진 FPGA, SRAM, Synthesis, P&R 경험은 회로설계 지원자 기준으로 충분히 경쟁력 있는 소재이므로, 남은 학기에는 학점 관리와 함께 설계 경험을 면접에서 설명할 수 있는 수준으로 정리하는 것이 가장 중요해 보입니다.
안경공대남SK하이닉스코부사장 ∙ 채택률 64%채택된 답변음.. 저도 3점대 후반이고 다른분들도 그렇습니다 그렇게 합격 당락을 결정할 문제는 아니라고 생각합니다
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사
3.9면 충분하다고봅니다. 그리고 학점 3.9도 어느정도 높은편이라 직무유관경험이 더욱중요합니다 현재경험으로 공정을쓰시면 직무핏하지않아 더 합격이어렵다고봅니다. 특히삼성은 소신지원이 중요해서 하닉은 설계어려울순있지만 삼성은 설계그대로지원 추천합니다.
- 33분커리er삼성전자코이사 ∙ 채택률 50% ∙일치회사
회로설계는 보통 석사이상을 선호하는 직무긴해서 학사로 어필하시려면 학벌, 학점이 기본적으로 좋으셔야 경쟁력이 있을것으로 보입니다 혹은 특별한 경험이 있던지요 취업 건승 기원드립니다
함께 읽은 질문
Q. DDI에서의 ADC 블록
안녕하세요. LCD 및 OLED에서의 DDI IC 회로설계직무에 지원하고자 하는 학생입니다. DDI 블록에는 크게 timing controller, shift register, sampling latch, holding latch, level shifter 와 같은 블록들이 사용된다고 알고 있습니다. 뿐만 아니라 High speed ADC, multi channel AFE 등의 read out 회로도 사용되는데, 특히 ADC 블록은 화면 내 구동 및 패널 상태를 센싱하여 화면의 밝기와 색을 보정하는 역할이라고 알고 있습니다. 제가 궁금한 사항은 MDDI나 PDDI 개발에서 요구하는 ADC의 속도, 해상도 그리고 소비전력이 궁금합니다. 또한 ADC에도 여러 종류가 있는데 SAR ADC, sigma delta ADC 중 어떤 ADC를 사용하는지, 그리고 DDI에서 ADC의 구체적인 역할이 궁금합니다.
Q. 3학년 공정 기술 vs 공정 설계 vs 회로 설계 진로 고민
안녕하십니까 현재 지방거점국립대 3학년에 재학중인 전자공학부 학생입니다. 현재 스펙 : 학점 = 4.07 / 4.5 : 2025.12~ 현재까지 = 5nm pdk layout 자동화 업무 ( 아마 2027년도 까지 할듯) : DRAM 쪽 관련 paper 저자 : 반도체 회로설계 동아리 활동 (2026.03 ~ 현재까지 ) -> 1학기에는 CNN 가속기에 관련된 창의 회로 설계 대회 진행중 -> 2학기에는 원하는 소자를 가지고 MPW Full chip 까지 제작 예상 현재 까지 스펙인데 지금 앞으로 2학기에는 전국 반도체 경연 대회나 반도체 회로 설계 대회를 나가 보려고 하고 학교에서 펩이 존재해서 실제로 펩에 들어가는 수업 또한 들을것 같습니다. 회설이 잘 안뽑는다고 해서 노선을 어떻게 정할지 고민입니다.
Q. 아날로그 회로설계 질문
안녕하세요. 현재 석사 졸업한 취준생입니다. 제 스펙이 어느정도가 될지 잘 모르겠어서 질문글을 올립니다. 한양대 석사를 졸업했고 학부 학점은 중경외시 전체 3.99/4.5 전공 3.98/4.5 입니다. 석사 학점은 4.2/4.5 반도체 아날로그 회로설계 전공으로 tape-out 2회 그리고 제 개인 졸업 연구 1회 총 3번의 프로젝트를 진행했습니다. 저널이나 컨퍼런스 경험이 아직 없어서 좀 아쉬운 스펙이라고 생각합니다..(저널은 작성 중입니다.) 어학은 IH 인 상황인데 삼성이나 하이닉스 같은 대기업 지원자 평균에 비해 스펙이 어느 부분이 부족한지 궁금합니다.
궁금증이 남았나요?
빠르게 질문하세요.