직장생활 · 삼성전자 / 공정설계
Q. HKMG에서 하이케이 쓰는 이유
책에는 반도체 미세화되면서 단채널효과억제를 위해서 산화막두께를 줄였다고 나와있습니다. 그러면서 누설전류가 증가돼서 하이케이로 바꿨다고 써져있은데,, 여기서 이해가 안가는거는 단채널효과억제를 위해서 산화막 두께를 왜 줄이나요..??
2022.06.06
답변 5
- 시시렝이삼성전자코대리 ∙ 채택률 74%
안녕하세요. 단채널효과를 검색해보시면 아시겠지만 산화막두께 (Tox)가 중요한 지표로 들어가게 됩니다. 자세한 것은 더 찾아보시면 좋은 답을 갖을 수 있으실 것 같습니다
- 황황금파이프삼성전자코부사장 ∙ 채택률 77% ∙일치회사
Oxide의 Capacitance 값과 연관성이 깊은데 C=e*A/t (e = 유전상수, A= 단면적, t = oxide 두께) 관련 수식이 너무 많고 복잡해서, 자세한 건 구글링 하시는 것을 추천드립니다. 결론적으로 C가 클수록 on/off를 control할 수 있는 능력이 좋아진다고 보시면 됩니다. 아래 간략하게 작성하겠습니다. 미세화가 진행 -> 단면적 감소(node의 크기와 연관) -> C의 감소를 막기 위해 t(두께)를 줄임 -> 수nm 단계에서 tunneling current 문제 발생 및 on/off 제어 어려움 -> 유전상수가 더 큰 재료로 바꿈(HKMG) -> C보완 추가적으로 HKMG는 실리콘과 다른 물질이기 때문에 실리콘과 HKMG 계면에서 결합력 문제로 인해 유전상수를 올린다고 해서 그 올린만큼 C값이 올라가지 않는다는 문제가 있습니다.
- llIIIIl삼성전자코사장 ∙ 채택률 79% ∙일치회사
해당 교재가 어떤 건가요? 제가 아는한 Ion을 늘리기 위해서 Gate Oxide 두께를 계속 줄여왓고, 줄어든 Gate oxide 때문에 Gate lkg나 TDDB 같은 부작용이 발생했습니다 그래서 HK 막질로 대체가 된거구요
- rradish삼성전자코부사장 ∙ 채택률 77% ∙일치회사
안녕하세요 일단 구조적으로 gate를 더 잘제어하기 위해서 산화막을 줄여왔습니다. 그 과정에서 문제가 많이 생겨 hkmg물질을 사용하는것이구요 좀 더 차근히 공부해보시는것을 추천드립니다..!
- 어어피치ㅣ삼성전자코차장 ∙ 채택률 77% ∙일치회사
Gate가 채널을 더 제어히기 유리하기 때문에 산화막 두께를 줄이게 됩니다 반도체 소자 공부를 해보시는걸 추천드립니다
함께 읽은 질문
Q. 삼성전자 직무 관련 지원 고민드립니다 (회로설계, 공정설계)
안녕하세요. 이번 하반기 삼성전자 DS에 지원하려고 합니다. 저는 전기전자공학부를 2전공하며 1년 이상 아날로그 회로 설계 랩실에서 학부생 인턴으로 연구하고, Tapeout 직전 post-sim까지 직접 돌려보는 등 회로 설계 관련 역량을 쌓아왔는데, 이번에 메모리 회로설계를 뽑지 않아 직무를 고민하고 있습니다. 사실 lsi 회로설계가 가장 핏에 맞지만, 사업부의 전망 및 비전, 이번에 많이 안 뽑는다는 것을 종합적으로 고려했을 때 메모리 사업부에 들어가고 싶습니다. 이와 같은 경험을 메모리 공정설계에 지원했을 때도 어필이 되고, 합격할 수 있을까요? (또 반도체 공정설계는 티오가 적다는 소리를 들어서 불안합니다) layout 관련된 DRC, LVS, PEX 전부 하였고 post-sim을 통한 대역폭 열화 등을 모두 추적, 최적화하는 경험을 쌓았습니다. 소자 관련 과목은 반도체물성 등 2개 들었고 이번에 또 2개 듣고 있습니다
Q. 삼성전자 메모리사업부 공정설계 공정기술 방진복
안녕하세요 제가 이번에 방진복을 입고 팹에 잠깐 들어갔었는데 생각보다 덥고 답답하더라구요 그런데 반도체 공정 자체에는 흥미가 있고 그래서 공정 쪽으로 취업을 하고 싶습니다. 1. 그래서 공정기술이랑 공정설계 둘 중에 하나로 직무를 정하려고 하는데 공정설계와 공정기술 중 어떤 직무가 방진복을 더 많이 입나요? 어느정도 빈도로 입는지도 알고 싶습니다. 2. 그리고 공정설계가 학사 취업이 잘 되는 편인가요?
Q. 삼성전자 ds 공정설계 지원
현재 서성한 전자전기계열 4학년에 재학 중인 학부생입니다 학점: 4.16/4.5 어학: 토스 IH 기타: ADsP서울대학교 디지털회로설계 연구인턴 2개월 (RTL 설계, FPGA 구현 및 최적화 중심) 교내 학장상(폐배터리 재사용을 통한 PM 배터리 공급 아이디어) 반도체 5과목 수강(학부 실습에서 기계적 박리·전사, 포토리소그래피, FE-SEM 분석:장비를 독립적으로 운용한 수준은 아니며 조교 주도의 학부 실습·참관과 결과 분석 형태였습니다 현재 반도체 공정설계 직무를 희망하고 있습니다 다만 공정설계는 소자·공정 연구실, TCAD, 클린룸 공정 경험이 있는 지원자나 석사 지원자의 비중이 높고 모집 인원도 많지 않다는 이야기를 들어, 제 경험으로 지원하는 것이 현실적인지 고민하고 있습니다. 궁금한 점은 다음과 같습니다 현재 스펙으로 삼전 메모리 공설, 하이닉스 소자·공정 관련 직무에 지원할 경쟁력이 있는지 다른직무로 눈을 돌려야할지 남은기간 어떻게 활용해야하는지 조언부탁드립니다
궁금증이 남았나요?
빠르게 질문하세요.